汪 洋，曹玉堂，童晓燕，徐 宏，汪 辉，丁 宁

（富仕三佳机器有限公司，安徽铜陵 244000）

1 引言

集成电路先进封装（Advanced Packaging）按照技术特点主要分为扇入型（Fan-in）封装和扇出型（Fanout）封装两种。传统的晶圆级封装以扇入型结构为主，主要应用于I/O引脚数量较少的集成电路芯片，通过扇入型封装完成再布线（Redistribution Layer）并形成与外部互连的焊球或铜柱凸点。随着基带处理器、电源管理芯片、汽车安全系统毫米波雷达模组、5G芯片、生物/医疗器件和应用处理器要求的不断提高，使得芯片I/O的需求数量越来越多，传统扇入型封装已经不能完成在其芯片面积内的多层再布线和凸点阵列排布，由此扇出型晶圆级封装（Fan-out Wafer Level Packaging）方式应运而生，如图1所示。扇出型晶圆级封装通过圆片/晶圆重构增加单个封装体的面积，应用TSV，bumping等先进制造工艺完成多层再布线和凸点制备，切割分离后得到能够与外部电性能互连的封装体。2010年，Yole development就已经指出未来FoWLP封装主要是替换更高I/O（>1000引脚）的BGA封装型式[1～3]。

图1 扇出型晶圆级塑封前后对比

2 扇出型晶圆级塑封过程中芯片偏移的研究

对扇入/扇出型晶圆级封装的研究，主要是基于8寸硅基/不锈钢载板。2009年，Sharma,G.等设计了堆叠式的eWLB封装产品[4]，并成功通过了应力测试，热循环和湿度敏感度测试。基于实验结果，建议采用低CTE模塑料、150℃成型温度（实验温度范围125～200°）、高粘合强度成型胶带（molding tape）材料和工艺组合用以控制晶圆级压缩成型中的芯片移位。Chee Houe Khong等通过PLOYFLOW仿真分析芯片厚度[5]，芯片间距和压缩速度与芯片偏……