摘要：本文介绍了基于FPGA的前端信号采样系统设计。采用zynq7020款FPGA设计一个采样系统，利用Verilog语言设计状态机来实现对高速AD转换的控制，同时通过底层连线控制时序逻辑。由于FPGA器件的特性是对于高速信号处理具有处理快、准确度高的特点，可以实现高速工作，因此在近些年的高速通信领域受到青睐。同时在信号处理中的基本调制、解调、倍频、FFT转换等流程在FPGA中通过数字处理方法简化了外围电路的设计。比如我们普通DDS信号的处理，由于信号的频率一般都是兆级，为了保证信号在传输过程中的不失真性，AD采样要达到高速采样的要求。

关键词：高频通信;FPGA;有限状态机

引言

FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、在线系统可编程等优点，为数字系统的设计带来了突破性变革，大大推动了数字系统设计的单片化、自动化，提高了单片数字系统的设计周期、设计灵活性和可靠性。在超高速信号处理和实时测控方面有非常广泛的应用。

1 信号采样的通信系统的组成

本系统硬件电路包括FPGA、AD转换电路，软件设计包括FFT、调制混频器。由于采样信号中要考虑到小信号调理过程，所以需要设计信号的放大和滤波电路。系统组成部分如图1所示：

用状态机来实现对高速AD的控制，这样电路实现比较简单，可以实现多个通道同时对信号采集。同时采用FIFO模块，让数字数据先存到队列中，一边往队列中写数据，一边从队列中读数据，这样就对数字数据起了一个高速缓存的作用，更加快了整个系统的运行速度。……