蔺智挺，钮建超，吴秀龙，彭春雨

安徽大学 电子信息工程学院，合肥230601

在大数据时代来临之际，冯·诺依曼体系中的存算分离架构带入的“存储墙”成为提高系统性能的最大障碍。学者们提出了一种存储与运算相结合的架构——存算一体即存储单元，不仅可以实现数据的存储与读取，而且存储数据无需输出到外围电路，在读取数据的同时即可完成运算。存算一体架构已广泛地应用到机器学习、人工智能等领域中[1-2]。存内计算架构的提出不仅极大提升了数据运算的效率，而且有效降低了存储系统的能耗，提高了存储系统的吞吐量[3]。但是由于芯片面积的限制，片上系统能够集成存储单元的数量受到严重限制。为了实现大容量、低成本的存储器设计[4]，人们对传统静态随机存储器（static random access memory，SRAM）进行了优化，设计了一种由4管组成的单字线双阈值4T存储结构[5]。本文设计电路对传统单字线双阈值4T 存储单元进行了优化改进，提出了一种双字线双阈值4T 存储结构，相较于传统6T 存储单元的优势为：存储单元存储面积减少近25%[6]，在大规模集成电路应用中双字线4T存储单元读功耗比单字线4T 存储结构减少了47%，同时由于双字线存储单元实现了字线分离，不仅可以单端实现一些基本逻辑运算，还能完成二元数据搜索（binary content addressable memory，BCAM）运算，极大地丰富了4T 存储结构的运算功能。

1 双字线双阈值4T SRAM 存储系统设计

1.1 双字线双阈值4T 存储单元

本文提出一种双字线双阈值4T SRAM 存储结构，如图1（b）所示，M1、M2为高阈值（high threshold value，HVT）上 拉PMOS 管，M3、M4为低阈值（low threshold value，LVT）传输NMOS 管[7]。……