何正浩 李威震

（江苏海洋大学电子工程学院 江苏省连云港市 222005）

1 综述

1.1 课题的研究背景

伴随着集成电路技术的进步，SoC 设计的规模和复杂性也随之快速增长，此时对于验证人员而言，高效、结构化的验证环境变得比以往任何时候都更加重要。在实际芯片验证工作当中，在人力资源分配方面，很多时候验证人员是设计人员的1.5 倍，而对于实际工作量，“验证人员的工作量基本占到整体验证工作量的60%～80%”[1]。就通常情况而言，由于芯片设计的长周期特性，约在早期发现bug，所修补花费的成本也就越低，若是直至流片后才检查出，有可能造成芯片报废，需要重新更改设计后送交流片。这就对验证工作提出了更高要求，尽可能提高验证效率以满足工作进度需求，这就需要验证组件具有较强的可复用性，在不同层级验证时，验证组件能够复用，减少验证人员工作量，从而加快对目标模块的仿真速度，以达到快速验证，最终实现设计的快速迭代。

1.2 国内外研究现状

“对于验证，最传统的方法是直接使用Verilog 来编写testbench”[2]。这种方法对于简单的模块尚可一用，在复杂的设计当中，Verilog 就越来越力不从心。于是Verisity Design 公司（2005年被Cadence 收购）在2000年提出了e 语言，一种面向对象的编程语言。e 语言包括激励生成，结果对比，覆盖率模型等内容。“这是业内首次使用面向对象的编程语言来构建验证平台”[3]。2002年，Verisity 提出了第一个验证库，eRM（elanguage Reusable Methodology）。“2003年Synopsys 公司推出了采用Vera 语言的RVM（Reuseable Verification Methodology） 验证库”[4]。2006年，Menter 公布了基于System C 的AVM（Advanced Verification Methodology）。

2006年，Synopsys 推出了基于新语言System Verilog 的VMM（Verification Methodology Manual）， 放弃了Vera 语言。……