APP下载

电路设计引发的“六性”问题研究

2021-09-10陈冲冲樊虎曾凡王毅飞张进

电子产品可靠性与环境试验 2021年4期
关键词:产品设计

陈冲冲,樊虎,曾凡,王毅飞,张进

(中国人民解放军93160 部队,北京 100076)

0 引言

装备“六性”是装备质量的重要指标[1],并且是质量管理的核心内容,是对传统质量管理的必要扩充。它是装备形成战斗力的基础,可以提高装备作战能力,减少维修人力,缩小后勤保障规模,降低使用和保障费用[2]。

电路是装备中枢控制系统的载体,电路出现故障,对装备功能和性能的影响危害程度往往较高,甚至会造成工作瘫痪。武器装备电路系统复杂,存在模块多、元器件种类多、数量多、来源多和装配测试工艺复杂等问题,电路设计的“六性”问题将直接影响装备的“六性”水平,因此有必要提高电路系统的“六性”水平。

1 电路设计引发的“六性”问题分析

1.1 总线收发芯片使用不规范,上电存在过流隐患

总线收发芯片的特点是双向传输,使能和方向选择一般通过FPGA 等可编程芯片控制,但FPGA初始化时间长达数百毫秒,此时控制总线收发芯片方向的FPGA I/0 管脚电平状态不确定,如果总线收发芯片使能端口0E 没有接上拉电阻而直接连接FPGA 的I/0 管脚,总线芯片将直接可能输出电平信号,给后级带来总线冲突和过流隐患。

以某产品1553B 总线模块为例,总线收发芯片选用常用的SNJ54LVTH245AFK 芯片,该芯片具有使能端口和方向选择端口,设计人员将这两个端口直连到了FPGA 芯片I/0 管脚,而没有选择使用上拉电阻。如果使用了上拉电阻,在FPGA 初始化的几百毫秒内,使能端将一直为高电平,总线输出为高阻态,后级不会发生总线冲突和过流,但如果未使用上拉电阻,FPGA 初始化的几百毫秒内,使能端口将为不定态,总线可能输出高电平或者低电平而不是高阻态,致使后级可能发生总线冲突。……

登录APP查看全文

猜你喜欢

产品设计
好产品,可持续
从灵感出发,邂逅好产品
何为设计的守护之道?
《丰收的喜悦展示设计》
瞒天过海——仿生设计萌到家
设计秀
有种设计叫而专
2015产品LOOKBOOK直击
新产品
产品