闫心怡，温 馨，陈泽华+

1.太原理工大学 电气与动力工程学院，太原 030024

2.太原理工大学 大数据学院，太原 030024

组合逻辑电路[1]由门电路组成，门之间的相互连接形成了逻辑网络。逻辑网络可由布尔函数或真值表来描述。通过化简布尔函数或真值表，可以减少逻辑网络的复杂性，从而提高电路的可靠性并降低系统功耗。K-map（Karnaugh map）[1]是典型的图形表示的布尔函数化简方法，当输入变量超过5 时其图形难以理解。Q-M（Quine-McCluskey algorithms）[1]方法更便于计算机计算，但是Q-M 算法的运行时间随变量数量呈指数增长。随着电路规模不断扩大，数据挖掘理论的迅速发展，从知识工程角度重新考虑逻辑电路优化，是一种新的思路。

经典粗糙集理论由Pawlak 提出，除了通过定义上、下近似完成知识的近似表达，还可以基于等价关系处理信息系统，在保证信息不减的前提下实现知识约简或规则提取。

Skowron 教授提出的不可分辨矩阵[2-3]是信息系统属性约简和规则提取的经典方法，在此基础上衍生出很多相关改进算法[4-11]，有学者将其与覆盖[6]、模糊粗糙集[7]启发式算子联系起来构建新的辨识矩阵，使之能够对一致、不一致系统进行更为有效的属性约简和规则提取。近年来，学者将分辨矩阵和形式概念分析[12-14]结合起来，基于分辨矩阵的方法也在形式概念分析中发展起来。

在逻辑电路的分析与设计中，真值表用来表征数字逻辑电路输入与输出之间的逻辑关系，真值表约简是逻辑优化的理论基础。本文将真值表……