张炯 陈初侠 操晓思 徐甫 欧阳凯

摘要：该文基于FPGA芯片EP1K30QC208-2进行了出租车计费系统设计。首先从设计要求出发，将出租车计费系统分成多个子电路模块并用Verilog HDL语言对其进行设计，然后调用已设计好的各子电路模块采用原理图方式进行顶层电路设计，最后将设计好的顶层电路下载到FPGA芯片中进行硬件验证。实验结果表明，所设计的出租车计费系统能动态显示出租车的行驶里程、等待时间和计费金额，具有一定的实用价值。

关键词：出租车计费;FPGA;Verilog HDL

中图分类号：TP29        文献标识码：A

文章编号：1009-3044（2021）13-0093-03

众所周知，出租车在我们的生活中承担着非常重要的角色，一个具有良好性能的出租车计费系统不仅有助于加强行业管理，还可以减少乘客与司机之间的纠纷[1]。出租车计费系统可以采用模拟电路和数字电路来实现，这种设计方法弊端是整体电路较复杂，而且出现故障时调试比较困难。出租车计费系统也可以采用单片机来实现[2]，但由于计费系统经常需要根据油价进行计费标准的相应更改，如果采用单片机，需要每次更改计费标准后再次烧录程序至单片机，费时费力[3]。因此对出租车计费系统的更新换代迫在眉睫。

随着大规模可编程逻辑器件的出现，基于FPGA设计的出租车计费系统逐渐显示其强大的性能，不仅具有很高的可移植性，而且需要更改电路时非常方便，如果计费标准变化，可以实现现场更新[3]。本文以现场可编程逻辑器件（FPGA）为设计载体，以硬件描述语言（Verilog HDL）为主要表达方式，以Quartus Ⅱ开发软件和ZY11EDA13BE开发系统为设计工具设计了一种能动态显示出租车计程、计时、计费的系统。……