王振硕,李学宝,马 浩,吴昊天

(华北电力大学 新能源电力系统国家重点实验室,北京 102206)

对于高压功率芯片,目前最常采用平面结终端技术。平面结终端技术主要有场板(FP)、场环(FLR)、结终端延伸(JTE)和横向变掺杂(VLD)。现有研究结果表明,单一的平面结终端技术虽然各有优势,但是在高压场景下难以满足耐压需求。场环终端容易受到界面电荷和表面电场峰值的影响[1],并且场环终端占用芯片面积较大,芯片有效利用率偏低。场板技术的缺点在于场板末端与硅衬底之间的电位差很大,很容易在场板末端击穿,因此场板技术往往不单独使用[2]。而结终端延伸结构容易受到界面电荷和表面电场峰值的影响,高压深结器件多区结终端延伸结构在设计和工艺上要求极高。横向变掺杂结构也容易受到界面电荷和表面电场峰值的影响,而且高压深结器件的横向变掺杂结构末端电场强度过于集中,容易造成耐压水平下降。因此,单一平面结终端结构难以满足高压芯片的耐压需求。

针对单一的平面结终端技术存在的缺陷,也有学者提出了新材料和新技术,如多晶硅场板[3]、SIPOS技术[4]以及沟槽型场环结构[5]等,虽然这些新材料和新技术可提升芯片终端耐压水平,但仍然难以满足更高电压等级芯片的研制需求。

为此,许多学者提出采取复合平面结终端技术的设计方案。复合平面结终端技术最常用的是场环与场板的结合[6]。然而在高压功率器件中,场板末端与硅衬底之间的电位差很大,致使击穿电压的提高很困难。……