李 芳，焦继业，马彩彩

（西安邮电大学 电子工程学院，陕西 西安 710121）

0 引言

CMOS 工艺具有低功耗、速度快、抗干扰能力强、高集成度、制程简单、成本低等优点，已成为低压模拟和数模混合集成电路的主流工艺技术[1]。为满足高压驱动应用领域的设计需求，在低压LVCMOS 工艺基础上发展出高压HVCMOS 工艺。其相比高压BCD（Bipolar-CMOSDMOS）工艺，可省去外加生长外延、埋层，且不必考虑不同型器件的兼容与工艺光刻版重复利用[2-4]。HVCMOS工艺的出现为低成本的H 桥驱动设计提供一条可行的技术途径。

在驱动应用设计中，器件导通高阻直接影响转换效率与驱动能力。因此，通常要求器件源漏导通内阻在毫欧级。实际上，器件源漏导通内阻既包括器件自身导通内阻，也有物理版图设计引入的寄生电阻（不同的封装形式也会造成不同的引线电阻）。H 桥的强驱动性能依赖于优良的后端物理版图设计。

物理版图是电路设计与制造的桥梁，影响设计性能与集成度[5]。本文从物理版图角度对H 桥驱动进行了优化设计，旨在满足H 桥驱动的高性价比应用需求。

1 H 桥驱动电路设计

1.1 H 桥基本构成

H 桥驱动电路结构形如字母“H”。根据器件源极电位不同可分为低端驱动和高端驱动。低端驱动器件源极接地，通常用NMOS 器件实现。当高端也采用NMOS 器件时，其源极为H 桥输出。为保证器件的导通状态，需采取额外的电荷泵、自举技术提高栅极电压[6]。但在高端采用PMOS 器件时，其源极电位为电源电压，栅极有低电压控制信号即可导通。为实现H 桥驱动设计的低复杂度，本文选择P-N 型H 桥结构[7]，如图1 所示。……