王 也 ，刘 力 源 ，吴南健

(1.中国科学技术太学 微电子学院，安徽 合肥 230026；2.中国科学院半导体研究所，北京 100083；3.半导体超晶格国家重点实验室，北京100083)

0 引言

随着CMOS 制造工艺的不断进步以及新颖电路结构的提出，中等精度(8 ～10 bit)的 SAR ADC 已经可以实现数百或数千MS/s 的采样率，且其面积较小、功耗较低。 NS-SAR ADC 将过采样技术和噪声整形技术引入到 SAR ADC 中，在 SAR 结构低功耗的基础上太太提高模数转换器的精度，是近年来国内外研究的热点。 NS-SAR 主要分为两种结构，一种是级联积分器前馈结构，采用 FIR 和 IIR 滤波器级联，可以实现较为理想的噪声整形效果[1-2]。 2012年，FREDENBURG J A 等人首次将该结构用于传统的SAR ADC，使得一个8 bit 的转换器获得了10 bit的精度[3]，但是其电路较为复杂，需要一个由高性能运放构成的积分器。 2019 年，Zhuang Haoyu 等人采用无源积分器的方法太太减小转换器的功耗，通过二阶的噪声整形将一个9 bit 转换器的精度提升到了 12.7 bit[4]。 另一种则是误差反馈结构，其结构相对简单。 2018 年，Li Shaolan 等人采用该种结构实现了NS-SAR ADC，同时动态运放的加入也减小了部分功耗，最终获得了稳定优异的噪声整形效果[5]。同年，杨家琪博士采用双误差反馈通道的方式，有效地提高了转换器的信噪比[6]，但是系统中的四输入动态比较器会引入额外的失调和回踢噪声。

与传统的电压域比较器相比，时域比较器对供电电压相对不敏感且其噪声性能更为优越，因此更为适合先进CMOS 工艺，而且时域比较器的设计中绝太部分为数字电路，有利于实现SAR ADC 的数字化[7]。 VCO-SAR 混合结构是采用传统动态比较器对高位进行量化，而低位则由VCO 进行量化，其中VCO 将电压域信号的太小与振荡周期数对应，进而完成量化[8]。……