张东莹

（南京技师学院，江苏南京，210023）

在数字电子技术应用进程中，数字电路逐渐以集成电路为主要表现形式，对电路设计提供了较高要求。在逻辑器具有编程能力时，数字电路设计形式以硬件为运行环境，以计算机软件为电路设计的开发主体，有效提升了电子设计发展能力，使其具备自动化设计效果。在仿真设计方面，对硬件描述语言的应用，给予了较大认可，旨在缩短电子电路设计消耗时间，提升电路系统设计的应用性能。

1 VHDL 硬件描述语言应用特点

■1.1 基本结构

（1）库。在此项语言结构中，完成数据定义、语言应用说明、存储数据程序包等。

（2）实体。此项语言要素，针对电路外观给予语言描述，借助I/O 端口应用，不具备逻辑描述功能。

（3）结构体。此项语言要素，针对电路设计模块予以描述，描述的是模块所具备的逻辑功能，结构体应与实体形成关联体系，以此确定实体输入、信号输出之间形成的内在逻辑关系，便于电路设计实体能够兼容多组结构体。

■1.2 语言特点

（1）描述能力优异。VHDL 语言具有较强的描述能力，可描述的电路种类，具体包括门级、系统级。对其描述的同时，能够完成电路仿真设计，以此确定系统电路设计功能实现的可行性。

（2）较强的可移植性。在各类平台、仿真工具中，可使用相同的语言进行描述[1]。

■1.3 设计流程

VHDL 语言电路设计期间，应以电子系统为设计出发点，在顶层完成功能设计，继而对各功能模块逐一开展仿真设计，具体流程如图1 所示。

图1 VHDL 语……