刘林仙，乔楠楠，童 强，王朝阳，马 奎，李 升，杨佳苗

(1. 山西大学 自动化与软件学院，山西 太原 030013；2. 上海交通大学 电子信息与电气工程学院，上海 200240)

0 引 言

随着大数据的兴起和人工智能的发展，高速采集传输系统在数据采集、 数据接收、 数据缓存、 数据传输等方面，都必须满足处理高速数据的条件，尤其对大批量原始数据进行快速稳定的传输提出了更高的要求[1-3].

目前主要使用的高速数据传输方式有USB3.0、 千兆以太网等[4，5]. 千兆以太网理论传输速度为1 Gbps，USB3.0理论传输速度为5 Gbps，因此在涉及大批量数据传输应用时，USB3.0在传输速度上比千兆以太网具有更大优势，而且数据传输稳定性更高[6-8]. 同时，由于FPGA具有数据并行处理能力和高度灵活性，因此在数据采集和高性能数字信号处理领域等方面有广泛应用. 但是由于常用的USB3.0通信接口并不适配于FPGA开发使用，因此开发人员在使用过程中都需要自己设计通信接口，严重降低了开发效率[9-11].

因此本文设计了一款基于FPGA的USB3.0通信IP核接口，最大限度发挥FPGA的并行数据传输速度和USB3.0的高性能传输方式，对未来高速数据传输的发展具有重要意义.

1 系统总体方案

系统总体框图如图1 所示，系统工作流程包括发送控制命令和上传数据，其中FX3和FPGA分别采用独立的外部时钟进行工作. 当发送控制命令时，PC端首先通过上位机软件写入命令，通过FX3芯片将命令发送到FPGA，FPGA通过IP核解析命令并缓存到RAM中； 当系统上传数据时，FPGA读取内部数据，利用USB3.0接口将数据发送到FX3上，最后将数据传输到PC端.