张宇帆

（上海交通大学电子信息与电气工程学院，上海200240）

0 引言

密码算法是关乎安全隐私问题的重要算法之一，各个国家都拥有各自独立的密码算法标准，例如：美国所使用的DES/AES[1]对称加密算法、SHA2/SHA3[2]系列散列算法、欧盟所使用IDEA算法、中国所使用的SM4[3]对称算法、SM3散列算法[4]，为各种各样的密码算法设计扩展指令集或专用加速电路是一项高成本的工作。

可重构处理器结合了通用处理器（GPP）的灵活性以及专用集成电路（ASIC）的性能结合到一起，可重构电路在制造之后，可重构的处理阵列的功能可以通过配置信息（即控制运算单元功能的二进制信息）动态地或部分地更改。配置完成后，可重构电路可以像ASIC电路一样，在数据流的驱动下，在阵列中执行多种计算。可重构电路的运算效率要远高于指令驱动的处理器[5]，同时具有远高于ASIC电路的灵活性。

对称密码算法、散列算法这类密码算法，普遍采用多轮迭代的加密方法、每轮迭代采用十分相似的运算步骤、具有类似的粗粒度算子，是一类具有高度确定性的算法。这些显著特性于可重构电路架构高度相符，因此出现了许多针对密码算法的可重构密码加速电路[6,7,8]。现有的可重构密码处理器与现场可编程逻辑门阵列（FPGA）的细粒度配置不同，可重构密码电路主要采用粗粒度的重构数据通路，减少了大量的配置信息，实现配置信息的高速切换。

本文提出了一种面向对称加密和散列算法的动态可重构密码加速器，采用4×4的PE（Processing Unit）阵列结构，阵列结构根据常用对称密码算法和哈希散列函数算法的基本操作和结构设计，由于密码算法之间高度的相似性，该体系架构也可适用于未来的密码算法。……