焦 童，陈玲玲，安 鑫，李建华

（合肥工业大学计算机与信息学院，合肥 230009）

0 概述

近年来，片上多核处理器集成核心的数量日益增多，对最后一级缓存（Last-Level Cache，LLC）的容量需求逐渐增加。受存储密度限制，传统静态随机存取存储器（Static Random Access Memory，SRAM）的LLC 在整个芯片上面积占比逐渐增大。此外，已发展到深亚微米级的半导体技术以及急剧增加的SRAM 静态能耗对片上LLC 性能提出更高要求。

当前电子自旋转移矩随机存取存储器（Spin-Torque Transfer Random Access Memory，STT-RAM）、相变存储器等非易失性存储器（Non-Volatile Memory，NVM）具有良好的可扩展性、极低的静态能耗以及较大的存储密度，此类新兴存储器可提高片上缓存系统的性能并降低其能耗［1-3］。然而新型非易失性存储器的读写操作具有不同的访问延迟和能耗，目前大部分基于NVM技术的缓存写操作延迟和能耗是读操作的几倍甚至几十倍［4-5］。

针对NVM 等非对称访问缓存中写操作的高延迟和高能耗问题，在进行旁路决策时应考虑缓存块分配是否合理。本文通过分析LLC 中缓存块的重用信息，提出一种基于缓存块重用的ReBP动态旁路策略，从LLC缺失填充和上级缓存写回两方面进行旁路分析，以提升非易失性缓存系统的能效。

1 相关工作

近年来，国内外研究人员采用多种方法减少STTRAM 缓存的能耗，并通过预测数据块写入频率来判断能否将数据写入STT-RAM 缓存。文献［6-7］提出一种写预测辅助STT-RAM 缓存的DASCA 系统来预测每个写入请求是否为无效写入，由于无效写入数据在下一个写入请求之前不会重用，因此DASCA 可避免无效数据写入STT-RAM 缓存。……