张坤宁，赵 烁，何 虎，邓 宁，杨 旭

（1.清华大学微电子学研究所，北京 100084；2.北京理工大学软件学院，北京 100081）

0 概述

自2012 年AlexNet 获得ILSVRC 比赛的冠军之后，卷积神经网络（CNN）开始引起关注，并逐渐应用于图像分类和检测、人脸识别以及语音识别等领域［1-3］。然而，随着深度学习技术的快速发展，CNN在提高识别准确率的同时，网络深度也在不断加深，结构更加复杂化，导致网络的计算量剧增［4-5］。通用处理器在处理大量且繁杂的卷积计算时效率十分低下，且能耗开销较高。因此，设计专门用于加速卷积计算的硬件架构尤为必要。

RISC-V是由加州大学伯克利分校（UCB）提出的一种开源精简指令集架构［6］，全球的开发者能够共同参与研发。RISC-V 由3个基本指令集和6个扩展指令集组成，在实现基本指令集的前提下可以根据自身的实际设计需求灵活选择相应的扩展指令集［7］。与主要用于桌面计算机的x86架构以及用于嵌入式设备的ARM 架构相比，RISC-V架构具有通用且灵活的优势，并且开源设计的方式也避免了专利保护和高额授权费等给开发者造成的研发难度，因此，RISC-V近年来备受研究人员的关注并取得了一定发展［8-9］。

CNN 中的计算以卷积计算为主，同时还包含一些其他类型的计算。因此，通常采用软硬件协同设计的思路，即设计专门的加速器来提高卷积计算的效率，再使用通用处理器完成一些在网络中所占比例很小、无需在硬件架构中实现的计算。目前，基于卷积加速器的软硬件协同设计主要通过在FPGA 平台中构建SoC系统来实现，所用的通用处理器大多基于ARM架构［10-12］，虽已出现一些将RISC-V 处理器与卷积加速计算相结合的设计［13-14］，但总体而言数量仍然较少。……