国欣祯，井鹏飞，叶 靖，黄正峰，李晓维，李华伟

(1.合肥工业大学 电子科学与应用物理学院 安徽 合肥 230601； 2.中国科学院 计算技术研究所 计算机体系结构国家重点实验室 北京 100190; 3.中国科学院大学 人工智能学院 北京 100190； 4.中国科学院大学 北京 100190)

0 引言

扫描链在数字集成电路的可测试性设计(design for test，DFT)中是不可或缺的，在实际工业设计中具有非常广泛的应用。在一款工业芯片中，扫描单元和它们的时钟电路占整个芯片面积的30%左右[1]。扫描链作为数字电路设计中的一部分，如此高的面积开销也带来了不可避免的扫描链故障。10%～30%的缺陷就可能会导致扫描链失效，而扫描链故障几乎占芯片故障的50%[2-4]。因此，如何有效诊断扫描链故障十分重要。

扫描链故障诊断方法根据是否修改扫描单元设计和扫描链框架分为两类。

第一类扫描链故障诊断方法在不修改扫描单元设计和扫描链框架的前提下提高扫描链诊断质量，该方法不会增加电路开销，对于电路的性能影响较小。文献[4]在扫描链中检测到故障后，将可能的候选故障注入扫描链中，并对各种测试向量进行比特流仿真，进而观测扫描链中的比特流响应。文献[5]提出了一项与扫描测试向量有关的扫描链重连技术，扫描链根据敏感单元进行重新排序，生成新的电路网表和扫描测试向量，然后进行扫描链故障诊断。文献[6]提出了一种与测试向量无关的扫描单元重连可诊断性设计方法，且不需要生成新的电路网表。……