刘 胜，沈学静，王 艳，陈 航，张会新*

(1.中北大学电子测试技术国家重点实验室，山西 太原030051；2.中北大学仪器科学与动态测试教育部重点实验室，山西 太原030051；3.首都航天机械有限公司，北京100076)

在新型导弹技术研发过程中，弹载存储测试系统起到的作用越来越大，地位越来越重要。 在大量的重复性试验过程中，获取的试验数据有着重要的意义，存储测试系统可以记录原始数据，用于研发人员分析设计是否合理以及是否满足最初的设计构想和技术指标。 弹载存储测试系统用于记录导弹在试验时全弹道过程的各种参数，比如发射膛压、飞行速度、飞行姿态、加速度信号等[1]。 大量试验结束后，通过上位机读取数据，分析、处理数据，可以不断改进设计问题，优化设计理念，用来确保导弹在存储、飞行过程中的安全性，以及对目标打击的准确性[2]。 为了减少数据丢失，实时存储接收到的数据尤为重要[3]。

文中设计的多路并行数据存储系统的存储电路体积减小，其存储器外部结构减小，质量减小，而存储容量增大，存储数据的种类增加。

1 系统总体方案设计

在多路并行数据存储系统中，各模块软件设计均由主控芯片XC6SLX16＿3CSG324I 完成，以满足时钟频率需求。 数据缓冲是基于FPGA 内部丰富的RAM 资源[4]，FPGA 强大的逻辑处理能力，使其成为最佳的主控芯片[5]，根据实际情况分析，数据记录器实际工作环境为飞行器上，根据其实际工作环境性设计了两种工作模式，命令控制模式与上电即存模式。……