蔡沅坤,王仁平,孙恒

(福州大学物理与信息工程学院，福建 福州 350108)

1 引言

随着集成电路产业的不断发展，特征尺寸不断缩小，到了深亚微米工艺下，芯片功能受到工艺、电压、温度的影响更为严重，需要使用更多的工艺角来保证所设计的芯片在不同极端情况下能够稳定工作。同时，随着芯片测试需求的增加和芯片功能的增强，芯片工作模式也在不断增加。设计者除了保证芯片在不同的工艺角下时序收敛，也需要保证在各种工作模式下正常工作。对此，工艺角和芯片工作模式的增加使得芯片在时序收敛方面遭受较大的挑战。所谓工艺角是指在保证芯片功能正确的前提下所表现出来的参数波动的极端情况[1-2]。在以往设计过程中习惯性采用传统的方法实现时序收敛，但在这过程中往往需要大量的人工操作进行大工作量的反复迭代并且分析消除模式之间的影响，容易产生时序难以收敛的情况。除此以外，可测试性设计(Design for Test,DFT)技术也可以降低芯片功耗成本和测试成本，在DFT中的扫描链技术(Scan Chain)可以在短时间内检查芯片内部各寄存器的好坏，早一步将因工艺缺陷和尘埃附着的损坏芯片在裸片阶段检测出来，可以防止损坏的芯片流入下一阶段的设计中，从而避免造成更大损坏[3]。目前，很多知名电子设计自动化EDA(Electronic Design Automation)公司已相继发布了系统层面的电路设计软件，被行业广泛应用[4]。本文采用了Synopsis公司IC Compiler软件的MCMM设计技术，以FD_Z801芯片设计为例，对比传统时序收敛方法，证明了MCMM技术有效实现了时序快速收敛，缩短了设计周期。……