甄国涌，丁润琦，张凯华

(1.中北大学，山西太原 030051;2.电子测试技术国家重点实验室，山西太原 030051；3.仪器科学与动态测试教育部重点实验室，山西太原 030051)

0 引言

伴随着高帧频、高像素的工业相机应用越来越广泛，对图像数据的传输速率以及可靠性提出了更高的要求[1]。目前图像数据传输主要采用IEEE-1394、LVDS以及Camera Link等标准接口协议。Camera Link接口采用串并结合的传输方式相对于其他协议具有更高的传输速度和更强的抗干扰性能，并且输出总线较少，便于设计开发，Camera Link接口协议已经逐渐成为数字图像传输设计中的首选接口协议，因此选用Camera Link作为此次设计的图像传输接口[2]。在FPGA逻辑设计中通过对Camera Link接口时序进行优化设计以及采用CRC+ECC双校验结合的方法进一步提高了数据传输的可靠性。

1 整体设计方案

本文设计的图像传输系统主要由高速图像信源卡、高速图像记录器以及上位机组成，如图1所示。其中高速图像信源卡的主要功能为模拟工业相机对图像数据传输和指令互传准确性进行测试。高速图像记录器作为图像数据接收端用于在恶劣测试环境下接收并存储图像数据。

系统的工作流程为FPGA首先收到由上位机发送的图像加载命令，并准备接收PCI总线上的数据，FPGA将接收的数据写入DDR中，当DDR中缓存了完整一帧图像后，FPGA将DDR中的数据通过Camera Link接口将LVCMOS/LVTTL信号转换为LVDS信号发送到图像记录器。图像记录器接收到图像数据后，先将数据缓存在DDR中，当接收了完整一帧图像后，FPGA将缓存读出，并写入到FLASH存储阵列中。……