李绍军 陈国胜 范俊玲 夏伟光 王国右

摘？要：BiSS协议是一种高速同步串行通信协议，使用BiSS协议的编码器有利于提高伺服控制系统的动态性能，在高精度绝对式编码器中应用广泛。本文在分析BiSS协议数据帧特点的基础上，利用FPGA设计了BiSS协议编码器解码器，采集了BiSS协议编码器位置数据和总线波形，通过与DSP联合使用，基于BiSS协议编码器对永磁同步电机的动态性能进行了验证，结果表明该设计的合理性。

关键词：BiSS；FPGA；编码器；DSP

0 引言

BiSS协议是一种时钟频率高达10 MHz的串行通信协议，物理上采用RS422差分总线方式，使用BiSS通信协议的光电编码器具有数据线占用少、抗干扰性强、通信速率快等优点，在机器人、数控机床、雷达转台等领域应用广泛[1-2]。

一些新型微控制器已经具备了物理上支持BiSS通信协议的外设接口，如Infineon公司的XMC4000系列使用SPI接口可完成BiSS协议解码功能[3]，但当进行伺服电机控制时需要CPU在执行FOC算法的基础上实时通过较复杂的软件实现BiSS协议解码，增加了CPU的负担；TI公司的TMS320F3837x系列使用CLB模块配合SPI外设接口实现对BiSS协议的解码[4]，可以减轻CPU的负担，但CLB外设数量有限。且这些方式均难以达到BiSS协议最高时钟频率，综合比较使用FPGA解码可降低CPU负担同时可充分发挥BiSS协议时钟频率高的优点。

文中针对BiSS协议数据帧格式，设计了BiSS協议解码器状态机和CRC校验器，并使用Moldisim对校验过程进行仿真，FPGA将解码数据发送给DSP，通过驱动永磁同步电机对该设计的解码效果进行了验证。

1 解码器硬件设计