李贞妮， 李晶皎， 王 骄， 杨 丹

(东北大学 信息科学与工程学院， 辽宁 沈阳 110819)

随着面向智能信息处理的嵌入式系统的发展和半导体工艺技术的进步，片上系统(system on chip, SoC)能够集成的处理器和IP核越来越多，使基于总线结构的设计复杂度呈指数增长，片上多核间的复杂通信也使得基于总线的通信结构成为限制芯片速度、功耗、面积和数据吞吐量的瓶颈[1-3].ITRS预测，到2020年，单芯片上可集成的晶体管数目将达到千亿级的规模[4].片上网络(network-on-chip，NoC)的出现解决了基于总线的系统不可伸缩等问题，通过借鉴计算机网络技术，在芯片内部各个模块之间采用路由和数据包分组交换的方式进行通信，为SoC中处理器和IP核之间的通信提供灵活、高效、可靠的解决方案[5].

目前，大多数片上网络采用最典型的二维网格(2D-Mesh)[6-7]结构.2D-Mesh拓扑结构是一种网格结构，每个路由节点连接一个计算节点IP核，并与其上、下、左、右4个方向的相邻路由节点连接(边界节点除外)；然而在Mesh拓扑结构中，边界路由节点之间不存在直接的路由连接，因此当数据包在边界节点之间传输时，可能需要沿横向或纵向穿过整个片上网络，导致数据包在片上网络中的传输延迟增加[8-9].与之相比，2D-Torus 拓扑结构在Mesh拓扑结构的基础上，增加了行和列首尾路由节点的长连线，以达到缩短网络平均直径和提升片上网络通信性能的目的[10-12]，每个路由节点具有相同的结构，因此可扩展性强，易于在硬件上实现，且其路由路径的多样性有效……