集成电路的电磁兼容性与设计

2020-12-20晏张平

通信电源技术 2020年3期

晏张平

（南京海克医疗设备有限公司，江苏南京 210013）

0 引言

随着高新技术的进步和发展，集成电路的运用范围不断扩展，几乎各行业都可以运用，可是由于电路兼容性的问题，导致集成电路的使用时间变短，工作效率降低。文章的入手点是集成电路电磁兼容性的定义和原理，由此找到了提高电磁兼容性的措施和方法。为了降低电磁干扰以及耦合效应，在排布过程中需要注意其科学性和合理性，进而提升集成电路的抗干扰功能，进一步优化它的实用功能和扩大它的运用范围。

1 电磁兼容性及其基本原理

1.1 电磁兼容性的概念

设备或者体系在它的电磁环境里健康工作的水平，同时，在这一环境中，不会影响或者干扰其他所有的设备的正常使用，这就是电磁兼容性，即不一样的设备系统呈现出的不会彼此干扰和影响的兼容状态。一般来说，大多时候检测电磁能否兼容需要参考现有的电磁灵敏度和电磁干扰。其中，能够做到相对阻挡的是电磁干扰技术，方法是限制或者减少电子设备系统的电磁能量[1]。因为目标体系的不同，能够将其分成宽带干扰、窄带干扰、传导干扰和辐射干扰四个部分。电磁敏感性是指在集成电路中的电子设备在确定的电磁干扰的情况下，能够不受别的设备或者系统的干扰和影响的能力。大多时候电子设备的抗干扰能力不会影响别的功能。在普通设备或者系统的电磁兼容功能方面有两个特点，一个是该设备或者系统需要拥有抗电磁干扰的能力；另一个是该设备或者系统需要承受电磁干扰的不好的影响。

1.2 电磁兼容理论

1.2.1 电磁干扰源

不受集成电路的电磁干扰源的影响是不太可能的，降低电磁干扰的强度和各元件的互相代偿能够调控电磁干扰源。集成电路的电路控制系统中的时钟电路是其中最大的噪声源头，不仅分布范围很大，而且产生的振动干扰能力很高。

1.2.2 耦合路径

耦合路径是指电磁干扰源和敏感设备或者系统两者之间的耦合方式。辐射感染需要有场能量在耦合路径之中，有很多的微电流和电路在集成电路当中，电磁信号的改变需要电路和电流的改变，这些耦合现象会使得周围的电路和元器件不能正常的运行。传导线路是传导干扰的中介，如果有很大的干扰在导线的周边环境里，经过感应效应的帮助，导线可以吸收噪声同时传输给后面的电路点，导致传导干扰影响了集成电路[2]。

1.2.3 敏感设备

所谓的敏感设备是指轻易地被外部因素破坏的系统和设备或者产生的电磁干扰是由于设备有问题和功能缺失所引起的。在设备和系统正常工作的过程中，元件很容易被电磁干扰破坏，使其频率与信号频率相近，从而产生信号中断或者有错误的信息等问题。

2 集成电路的电磁兼容性设计方法

2.1 电磁兼容性设计方法的研究

深入的研究和分析了集成电路的电磁兼容性，包括其本身的电磁发射，同时研究了和它相关的设计方式。可以把集成电路的运用和强制性的要求联系起来，主要是为了在集成电路的设计过程中，把设备和系统的电磁兼容功能的标准结合起来，进一步优化和改良产品，从而设计满足实际要求的产品。在这个时期，集成电路工作时的频率很多时候大约是千兆赫，只需要几皮秒就可以上升和下降。比较来说，它的传输速度很快，电路也非常复杂，如果设计的不符合要求或者不能满足实际的需要，IC会出现电磁辐射能量和不合适的传导发射，同时降低其抗干扰能力[3]。如今的电子产品大部分不能满足EMC的标准，因此IC设计工程师需要解决一个问题：在限度内的较小的电磁辐射能力以及很高的抗干扰强度是集成电路的标准和要求。以这些有关集成电路的设计标准为基础，文章深入研究和分析了能够减少电磁发射的设计办法。

2.2 优化电子工程印制电路板的尺寸与器件的布置

为了避免周围线路的干扰的影响，需要严格规范电路板印制的尺寸，一定要大小合适。在布置相关器件时，需要把器件之间有联系的布置在比较接近的位置。如果器件很容易产出噪声，一定要把它布置在距离逻辑电路比较远的地方，因为这样能够减少噪声的影响。一定要单独布置时钟电路和高频电路等的辐射源的位置，使它们距离敏感电路比较远。需要减短高频元件之间的距离，从而减少元件之间的电磁干扰。如果元器件很容易被影响，而且对干扰很敏感，需要把元器件之间隔开，布置时加大它们之间的距离，同时也要远离输入和输出的导线。震荡器应该运用时钟芯片，因为它们距离信号接口和低电频信号芯片很远。一定要按照固定的顺序布置元器件，需要避免混乱无序的情况，应该平行或者垂直于基片的一边。

2.3 片外电磁兼容性

片外电磁兼容性受到耦合的影响。集成电路的耦合途径中比较常用的是传导耦合，是由引线和封装引脚两者的耦合产生的，合理地减少耦合传导的办法是在一定程度内缩短引线和引线数量两者间的距离。电场和磁场耦合都是受到能量场和元件性质的影响，其中被电磁场耦合影响较大的是金属元件。因此，在进行布置时，需要在不产生或者极少产生电磁场的设备的位置布置金属元件。由于电磁波具有传播效应，所以很容易经过媒介的作用，借着空间转移影响辐射场的耦合，造成集成电路不匀称的能量波动，因此，在设计时，应该重点关注辐射场的消除耦合的方法，从而提升芯片的质量。为了减少电磁干扰的影响，在合适的时候可以对引脚和封装消除耦合的作用[4]。

2.4 提高集成电路抗干扰能力

减小集成电路的电磁敏感程度可以提高其抗干扰的能力。提升集成电路的抗干扰能力需要做到如下6点。（1）优化和改善设计内容，保证电路的匀称分布，能够运用差分电路的方法，可以不产生环流现象。（2）敏感元件的频率范围可以运用滤波进行控制。（3）为了在一定程度上使电磁的敏感性变弱，可以配置施密特触发器。（5）若是电磁兼容性过高，可以运用保护器剪掉多于的电频部分。（6）加大片上电容和异步电流。

2.5 降低集成电路电磁发射的设计方法

集成电路的一些制作方法、开关门的数量和I/O端口的核心模块等都与组件的电磁发射有联系。降低集成电路电磁发射的设计方法具体如下。

第一，降低寄生电感。第二，运用科学合理的电源方法。第三，加大去耦电容。嵌入大电容的方式是：在比较大的耦合中，片上去耦电容能够精准的布置在各个电源及接地回路的上面，并且在布线通道的下边空间连上结电容，使得薄栅介质电容或金属-绝缘体-金属电容可以产生大电容（单一纳米方法）。第四，可以通过电源线和地线增加一定量的小串联电阻。第五，如果把核心电路模块和I/O隔开，就能够单独供电。第六，设计时运用异步的方法。集成电路的数字电路的噪声与该模块是同步设计的本质有关，所以通过有效的控制时钟的波形信号，以扩展各个频谱，进而减小电路的电磁发射。另一种方法是集成电路的核心模块采用异步电路设计。第七，仔细设计外部和芯片的版图。例如，使用双绞线的差分输出信号产生的电磁发射较低，且受EME的影响比较少。第八，为了减少电磁发射，应用一定的吸收材料，如铁氧体[5]。

2.6 采用正确的布线策略

若是条件允许，布线结构最好是运用井字网状结构。实际操作方法是：横向布线需要使用于印制板的那一面。在反面使用纵向布线的方式，可以用金属孔连接它们交叉的位置。在进行布线时，不在距离很远的地方平等走线，就可以减少印制板导线的串扰情况。要区分和布置不一样的电源供电环路，避免它们重叠，从而减少它们之间互相干扰的问题的发生。可以使用完全介质隔开电源平面和地平面。为了不受电源平面的辐射电流的影响，电源平面需要铺设在地平面之下。