余爱生

【摘  要】目标的运动会导致其成像模糊。为了从模糊的图像中恢复清晰的目标图像，本文采用了编码曝光成像技术。与传统相机成像中快门一直处于开启的状态不同，编码曝光相机成像是在快门开启和闭合转换过程中成像。由于在时域快速转换的编码等效为频域较宽的滤波器，因此编码曝光成像有效地保留了目标的高频信息。

【关键词】编码;曝光;相机系统;设计

1 编码曝光相机系统设计

1.1 编码曝光系统的硬件设计

如 图 1 所 示，核 心 控 制 器 选 用 Xilinx 公 司Spartan  6 系 列 的 XC6SLX45T-3FG484C。该芯片共 484 个引脚，其中 DDR3 存储器、程序存储器以及 88E1111 千兆网物理层芯片分别接于厂家典型系统默认引脚，以便利用现有资源;设计的模块外接引脚尽量布置在同一个 BANK 内，全局时钟使用48 MHz 外部晶振;W25Q64 为 64 Mbit 的配置程序存储器;DDR3 数据存储器 MT41J64M16LA 有 1 024 M数据存储空间，存储图像数据和运算中间结果;高灵敏度 CCD 图像传感器 ICX204AL 有效像素为1 024 × 768，帧率为 60 frame/s;CXD3400N 作为场时序驱动器提供列向的三态电压时序驱动（XV2A、XSG1、XV2B、XSG2）及衬底信号驱动（XSUB）;12 位 CCD 信號处理器 AD9949 作为行驱动信号发生器（H1、H2），并提供生成信号（CCDIN）的模数转换;88E1111 是千兆网物理层芯片，通过 RJ45 构成网络通信接口。

图 1 编码曝光相机系统电路框图

CXD3400N 接收 FPGA 发出的垂直时钟转移控制信号（XV1、XV2A/XV2B、XV3）和衬底控制信号 XSUB，向 ICX204AL 发送电荷累积和电荷垂直移位的时序信号，其中 XSUB 是编码曝光信号，V2A/V2B 是三电平结构;FPGA 向 AD9949 提供主时钟（CLK）、垂直同步脉冲（VD）和水平同步脉冲（HD），FPGA 通过 SPI 总线接口控制 AD9949 生成水平时钟转移信号（H1、H2）和复位……