马肇崇 颜子涵

摘  要：作为信息产业的基石，集成电路在国民经济中发挥着举足轻重的作用。本文主要介绍了集成电路中数字芯片系统的系统分析前端设计过程和体系结构设计。 在设计中包含控制寄存器，分频器，寻址计数器，模360加法器，ROM和顶层设计6个模块，并基于 Synopsys DC实现了电路系统设计以及架构设计。

关键词：数字集成电路;单片机系统;SPI接口

引言

数字电路通常是由简单的单元电路组成的大规模系统，体现了“简单”和“复杂性”的统一。制造工艺的进步对数字电路性能产生了重大影响。 采用较小特征尺寸的相同设计将大大提高各方面的性能。

1 系统分析

在应用系统设计中，通常需要精确地测量两个物理量之间的差异，例如温差，压力差等。高分辨率A / D转换器通常使用SPI接口使用微控制器在时间同步中直接读取数据。 在单片微计算机（MCU）系统中，处理器可以具有比采样具有更高优先级的多个任务，并且难以确保同时测量两个采样通道的数据，因此有必要使用接口芯片来改善数据同步。

1.1 用户需求分析

根据用户需求进行分析，假设两个A / D转换器是相同类型的芯片，转换可以在转换结束时同时开始。

假设两个A/D转换器是同型号的芯片，可同时启动转换，待转换结束时

1.2 SPI接口

从概念上讲，SPI端口相当于连接两个器件中的移位寄存器， 数据在两个2个移位寄存器中交换，时钟由主控制器控制。SPI接口具有两条用于全双工通信的单向数据线。时钟极性选择位（CPOL）用于在器件使能后或两字节数据传输间隔期间未发送数据时选择SCK的空闲电平。时钟相位选择位（CPHA）用于选择数据接收设备的采样时刻。 可能在Idle to Active的跳变沿，也可能在Active to Idle的跳变沿。在此采样时间，在线数据必须稳定可靠，因此數据传输设备应提前将数据移出数据线。 如图2是一种典型工作时序。

2 架构设计

如图3所示，本文设计的VLSI数字IC和模拟IC流程主要基于直接数字频率合成（DDS）和VHDL技术， 主要分为5个部分：控制寄存器，分频器，寻址计数器，模360加法器和ROM存储波形。

控制存储器的功能是将外部输入数据转换为幅度控制字和频率控制字，以控制后续功能模块。分频器的主要功能是根据频率控制字确定特定的分频系数，然后输出与频率控制字对应的时钟信号。然后将输出时钟信号发送到地址计数器。

地址计数器的功能是根据从分频器发送的时钟信号产生用于存储波形的ROM的波形输出的地址信号。这里的寻址空间是360B，因此这个寻址计数器实际上是一个模为360的计数器。

模360加法器的主要作用是用来产生120°的相移，目的是为了形成三相相差均为120°的输出波形，由于存储波形的 ROM的地址空间是360 B，当输出的地址计数大于360时，需对数值进行模360计算。储存波形的 ROM的主要功能是用来储存各种波形数据，目的是通过寻址计数器进行寻址输出，并通过 D/ A转换输出各种波形，包括方波，正弦波和锯齿波。

结论

本文在设计中划分了控制寄存器、分频器、寻址计数器、模360加法器、ROM及顶层设计共6个模块，设计中给出了应用系统示意图以及架构设计图，并基于Synopsys ICC完成了物理版图的设计。

参考文献

[1]  章慧彬，朱江. 大规模集成电路测试程序开发技术及流程应用[J]. 电子与封装. 2017（06）

[2]  宋铁生.  集成电路测试技术的应用研究[J].电子测试. 2017（16）