锁相频率源混频信号的相位噪声分析
2019-09-10周金亮李捷
周金亮 李捷
为了研究锁相频率源的混频信号的相位噪声问题，本文将锁相源的相位噪声构成作为基础，构建起两路相关锁相源混频相位噪声近似数学模型，并开展了相关实验。实验数据表明，模型仿真能够得到与实验一致的结果，可以在很大程度上降低相位噪声估值偏差。
锁相频率源;混频信号;相位噪声
通常来讲，信号频率或者相位本身的短期性、随机性起伏是引发相位噪声的主要原因，理想的频率源信号得到的频谱近似直线，数学上一般用带有幅度的Delta函数表示。而从实际测量的角度，频谱信号两侧可以看到宽度较大的连续分布谱，其形成的原因是热能与其他噪声源随机起伏对于频率信号的调整，这里的连续分布谱实际上就是相位噪声。
假定θ（t）表示噪声形成的调制信号，考虑到相位噪声同样属于较小的信号调制，满足θ（t）《1，可以将频率源信号表示为：
（1）
公式中，f表示载波信号，对于公式进行相应的Fourier变换，可以得到
（2）
这里的S（f）表示S（t）的Fourier頻率谱，S=F（θ（t）），表示相位与频率抖动的功率谱密度。结合上述公式，参考相位噪声的内涵，可以通过分贝值的形式来对频率源相位噪声进行表示，有
（3）
公式中，
=f-f，该公式实际上是偏离载波位置1Hz带宽的相位噪声。
调制信号本身属于非平稳性的随机过程，而结合相应的文献研究以及工程实践，可以将其近似看做是平稳的高斯过程，能够得到近乎实际工程值的结果。设相应的高斯过程θ（t）为N（0，
），均值E=0，相位与频率会于载波信号附近抖动。方差表示为相位噪声的功率，依照上述公式，可以得到相应的公式
（4）
就目前而言，比较常见的锁相源一般都是有压控振荡器、鉴相器、环路滤波器以及分频器等构成，所有元器件的噪声都会影响最终输出频率的相位噪声，而其中最为关键，最不可避免的，是鉴相器鉴相基底倍频以及参考信号锁相倍频的恶化。参考公式（4），可以将锁相源相位噪声表示为
（5）
在公式中，
表示锁相源最终输出的相位噪声功率，
和
分别表示晶振锁相倍频恶化以及鉴相基底倍频恶化后的相位噪声功率，结合上述分析，参照公式（4）和公式（5），可以将相位噪声改写成分贝值的形式，得到锁相源相位噪声计算公式：
（6）
理想状态下，混频器的输出包含了两个输入信号的和频与差频，而实际上，混频器具备多个交调分量，不过和频与差频是主要分量。当本振信号和射频信号通过混频器时，数学模型上仅取和频与差频，相应的中频或者射频信号表示为
（7）
本振信号表示为
（8）
公式中，θ和θ分别表示信号的初始相位，θ和θ则表示信号上对相位调制的噪声。之前对锁相源相位噪聲的分析可知，锁相源相位噪声可以分为晶振倍频恶化以及鉴相基底倍频恶化两个组成部分。对相应公式进行整理后，可以得到两个锁相频率源混频后的相位噪声表达式：
（9）
为了对数学模型进行验证和分析，设计两个不同的锁相源，分别以锁相源1（4260MHz）和锁相源2（4500MHz）表示，这两个锁相源采用的是同一个20MHz晶振信号参考，设置环路带宽为50kHz，鉴相器型号选择为ADF4107。依照上述Fenix以及公式（6），锁相环1与锁相环2的相位噪声理论计算结果如表1所示。
可以看出，理论计算值与实测值基本吻合，之所以存在一定差异，主要是因为仪器测试波动以及误差的影响。表1也显示出，在环路带宽内，锁相源的相位噪声主要源于晶振相噪倍频恶化，这也因为选择的晶振相噪远远超过了鉴相基底。
在做好相应的测试分析后，可以将两个锁相源连接混频器，经滤波器过滤后，分别得出其和频与差频的信号，对照公式（9），可以得到和频与差频的理论计算结果，如表2所示。
结合表2分析，和频与差频理论计算值与实测值之间的误差分别为0.3dB和3dB，如果依照传统估算方法，将两个锁相源设定为不相关，则估计值与实际值的误差分别为3dB个10dB，两种估计值的差异主要来源于公式（9）中的互相关项。因此，在运用公式（9）对相位噪声进行估算时，虽然依然无法将误差完全消除，但是却能够显著提升相位噪声估算值的准确性。
总而言之，本文以高斯随机过程表示相位噪声，构建了两路锁相频率混频信号相位噪声近似数学模型，推导出了相位噪声的计算公式，并对该公式进行了实验分析，结果表明，借助公式得到的理论计算值与实测值接近，误差小于传统方法的估算结果。
[1]宋嵩.星载可配置输出频率的X波段载波源研究[D].中国科学院大学（中国科学院国家空间科学中心），2019.
[2]张博.基于混频锁相技术的低相位噪声毫米波频率源[A]. 中国电子学会.2019年全国微波毫米波会议论文集（上册）[C].中国电子学会：中国电子学会微波分会，2019：3.
[3]陈旭辉，李进阳，李希密，陈坤.一种Ku波段小步进低相噪频率源设计[J].舰船电子对抗，2018，41（05）：90-94.
