陈卓，刘畅，侯申，郭阳

(1.陆军研究院作战保障研究所，无锡江苏，214000；2.湖南大学信息科学与工程学院，湖南长沙，410083；3.信息工程大学基础系，河南洛阳，471003；4.国防科技大学计算机学院，湖南长沙，410083)

随着集成电路发展到深亚微米及纳米工艺后，单片芯片上集成的晶体管数目可达几十亿个，使得高性能微处理器进入超大存储容量、众多高速IO 接口的多核心时代，新型体系结构不断出现，处理能力大大提升[1-3]。高性能微处理器的性能与集成度在按照摩尔定律高速发展时，“功耗墙”成为棘手的问题[4-7]。现代的通用处理器功耗峰值已经高达上百瓦，例如，Alpha 21364 功耗为100 W，AMD Opteron 功耗为90 W，Intel Itanium 2 功耗超过100 W，能效比成为微处理器的重要设计指标[8-10]。低功耗设计已成为微处理器设计的关键，而精确的功耗评估是进行低功耗设计的基础[11-12]。一方面，由于微处理器主频和规模的大幅提升以及集成电路工艺向纳米级发展，微处理器的设计复杂度大大提升，设计周期大大增加[13-14]，所以，迫切需要在设计的各个阶段就能精确评估功耗，尽早确定能满足目标体系结构、性能指标要求的工艺，从而达到缩短设计周期的目的。另一方面，微处理器的功耗与芯片的体系结构、主频、规模、工艺等因素密切相关[15]，在设计的各个阶段(特别是设计的早期阶段)进行较为精确的功耗评估变得十分困难，因此，如何根据功耗评估结果来确定工艺需求是CPU(中央处理器，central processing unit)工程实现的重要前提，在设计的开始阶段就能确定工艺需求，对CPU 的成功研制将起到事半功倍的效果。……