基于FPGA可变速率快速位同步的实现
2018-12-18,,
电气开关 2018年3期
关键词:信号
,,
(1.东北电力大学,自动化工程学院,吉林 吉林 132012;2.海南热带海洋学院,电子通信 工程学院,海南 海口 570100;3.上海微小卫星工程中心,上海 200000)
1 引言
同步技术是数字通信中重要的环节,是通信系统的核心,也是最难的实现的地方,它决定着数据解调的成与败[1]。调制的信号经上变频后变成2.2~2.4G的射频信号[2]发射出去,在接收端接收该信号进行下变频,对其进行数据还原,只有当接收端产生相干载波的频率和相位与发送端保持一致[3-4],才能得到源数据。这就决定收发两端工作不在一起,为使接收端确定每一个码元的起止时刻,接收机的时钟应与输入信号的符号时钟同步[5],才能准确采样接收的信号。在早期的模拟解调调节器中,典型的同步方法是通过反馈环调整本地采样时钟的相位来实现[6],通常是每个符号周期提取一个采样点,从中恢复出数据,从而在数据流中分离出每一个独立的码元,同时误码率很低[7]。只有确定每一个码元的起始时刻[8],才能对数字信息做出正确的判决,位同步它起着为接收信号提供基准的作用。一个数字通信系统需要经过很多的同步才能完成数据的通信,而位同步就是其中之一。位同步的数字化实现优点是在原有硬件电路的条件下,仅仅通过对代码的改写,下载到FPGA配置芯片中,配置各个功能模块以达到适应不同条件,实现技术要求。位同步(即码元同步)[9]常采用的方法有外同步法和自同步法两种[10]实现方案。外同步法是发送信号中插入同步信息,在接收端利用窄带滤波器分离出来,这就需要占用一定的带宽,多消耗一部分发送功率。……
登录APP查看全文
