郁江洪，白望旭

（陕西凌云电器集团有限公司，宝鸡 721006）

1 引言

同步头构造简单的通信系统，在复杂电磁环境及干扰环境下易受干扰，抗多径能力不足。多通道高速突发扩跳频通信系统的同步头构造相对复杂，识别要求快速、抗干扰且同步精度高。这对软件数字处理方法提出了比较高的要求。

2 硬件处理架构

以FPGA为主构建硬件平台，用VHDL硬件描述语言进行编程描述。采用通用的多路A/D加FPGA硬件处理平台保证程序升级维护的方便性和可移植性。通过对多通道的实时宽带突发高速模拟射频或中频信号进行A/D采样数字化，在FPGA中进行信号的高速数字化捕获、同步识别跟踪处理等。最后获得捕获输出和高精度的同步输出。

3 软件设计

图1 多通道快速精确同步软件处理流程图

图1中的a对输入的n路快慢跳通道的相关峰进行搜索，在b中进行纳秒级的高速窄脉冲识别。如果没有识别到窄脉冲就返回a继续搜索，如果识别到窄脉冲就进入c，根据系统对同步头的划分及图样对同步头图样进行拟合，如果系统时间没到则继续拟合，系统时间到后，判断是否拟合成功，没有成功就返回a继续搜索，拟合成功就进入d产生捕获信号输出。捕获后针对每种图样具体的捕获情况，分别计算完对应的换码时刻，按系统要求控制扩频码及频率的更新。d的输出一路进入f计算换码位置后进入g生成换码位置，在进入h进行扩跳频预置，h的输出进入i完成扩频码更新，同时也进入j完成频率更新。d的输出另一路进入e对随后的一连串高速跳频窄脉冲信号动态搜索、跟踪。

e的输出一路进入k脉冲组位置记忆识别，当判断识别到异常后，进入m进行异常处理，处理完后进入l进行脉冲群密集区计算。通过记录其出现位置，根据统计值分析识别出异常扰动并进行处理，自动鉴别出累计串脉冲在干扰环境下的真实精确位置。没识别到异常时则直接进入l进行计算，计算完的结果输入n对频点不一致造成的群延迟误差进行修正，对频点故障或各种干扰产生的个别离散偏离值和极端偏离值不予以响应，其误差不予累计。接着判断，是否系统时间已到如果系统时间没到则转入e继续动态搜索跟踪，系统时间到后，判断是否有同步信号产生，如果没有产生，则返回a继续重新搜索，产生同步信号后进入o输出高精度的同步信号，提供给系统进行信息接收使用。

e的另一路输出进入p天线识别后在q中对每个脉冲天线质量判决，如果判断上天线信号质量优则在r中累计统计上天线的优的数目，否则判断下天线信号质量优的话则在s中累计统计下天线的优的数目。接着判断同步脉冲串是否结束，没有结束就继续运行q，若结束则进入t进行r和s累计结果的判断。当判断上天线有时进入u天线锁定上天线，否则进入v天线锁定下天线。实现了对接收天线的质量进行统计判决，锁定信号质量最优的天线，实现自动天线识别功能。同时软件通过w完成上电自复位功能，软件采用模块化且有外复位及捕获自恢复功能，可以有效缩短系统捕获及再次捕获时间。通过x完成上电自检测功能。y系统时钟通过z后供软件使用。

软件具有自主接收并对脉冲真伪进行识别判断，并自恢复功能，可以有效缩短系统捕获及再次捕获时间。

4 结束语

通过实物装机验证，由于软件上立足对突发扩频跳频信号的系统特征量识别采用了多通道捕获图案的高速自动拟合识别技术后，进行了接收脉冲群质量的累计统计判决及脉冲群密集区的识别，可以对频点故障或各种干扰产生的异常及极端条件下偏离值引入的误差进行识别剔除，弱化偏离积累误差的影响，结合对频点不一致造成的群延迟误差进行群延迟误差补偿修正处理，将锁定脉冲串的精确位置，最终产生高精度的信号到达时间。处理上可有效剔除环境或外界有意施加的干扰，具有较强的同步头识别和抗干扰能力。与一般系统比具有多通道数字化高速捕获和抗干扰、同步精度高的特点，适用于复杂电磁及电磁干扰环境下的应用，软件具有自主接收、真伪识别及判断和自恢复能力。软件处理方法相对独立，易于灵活移植、拼接，可通过裁减或增强相应的功能后应用于类似通信系统中。其处理思想可部分或全部移植扩展到一般单通道或多通道通信系统中，也可用于通信系统同步头的创新构造中。