梁桃华 周江

Abstract： Pulse Width Modulation is widely used in various industrial control field. Taking TI MSP430G2553 as an example， the paper mainly explores the compare and output function to generate output pulse width modulation waveform， and gives the realization of the function's configuration and complete configuration program.

引言

研究可知，MSP430G2553[1-5]设有2个16位的定时器/计数器TA0和TA1，而且各自包含3个捕获/比较模块（Capture/Compare Blocks），本文主要研究其比较功能。由于TA0和TA1的功能很类似，以下基本以TA0为例展开论述。

1TA0的计数时钟源选择及分频比设置

TA0的计数时钟源有4种选择，由TA0的控制寄存器TA0CTL中的TASSELx（x = 0，1）这2个位共同决定，分别选择：TA0CLK、ACLK、SMCLK和INCLK。其中，TA0CLK是从引脚P1.0输入的外部时钟（见器件引脚图），ACLK是辅助时钟（Auxiliary Clock），SMCLK是副主时钟（Sub-System Master Clock），INCLK则来自于引脚振荡器（Pin Oscillator）。而分频比是由TA0CTL中的IDx（x = 0，1）这2个位组合确定的，可以设置成1、2、4或8分频。如图1所示。

2TA0的计数模式

TA0计数器有4种工作模式：停止、加计数、连续计数和加/减计数，分别可以通过设置TA0CTL的MCx（x = 0，1）这2个位为00、01、10或11来做出选择。各种工作模式的功能应用设计可阐释如下。

在加计数模式下，计数器从0开始正计数到与寄存器TA0CCR0的值相等，再回到0开启下一轮计数，所以其周期取决于计数时钟频率、分频比及TA0CCR0的数值。连续计数是计数器从0正计数到最大值0xFFFF，再回到0重复这一过程，所以其周期只由计数时钟频率和分频比决定。而加/减计数是计数器从0正计数到与TA0CCR0的值相等，再倒计数回到0，而后重复如上过程，所以在计数时钟频率、分频比和TA0CCR0的值相同的情况下，其周期是加计数的2倍。

3MSP430G2553比较输出功能研究

3.1MSP430G2553比较输出功能总论

如前所述，MSP430G2553的TA0和TA1各有3个捕获/比较模块，每个模块都有独立的控制寄存器，因而总共配有6个捕获/比较控制寄存器（Capture/Compare Control Register）[6-7]。对于TA0的比较模块0，其控制寄存器的名字是TA0CCTL0。

在设计上，捕获功能重点是指测量信号的周期或脉冲宽度，而比较功能一般与输出单元（Output Unit）合并使用，3个捕获/比较模块各自对应有一个输出单元，所以在本文中将其称为比较输出功能。该功能主要是用于PWM（Pulse Width Modulation，脉冲宽度调制）波形。定时器TA0及其比较模块和输出单元的关系如图2所示。图2中的输出引脚不一定是唯一的，比如，4、19、22、27脚都可以通过程序配置为TA0.1的输出。MSP430G2553有4种封装，分别是TSSOP20、PDIP20、TSSOP28和QFN32。图3即为MSP430G2553的引脚图（TSSOP28封装）[8]。为使图面简洁，设计删除了与本文无关的引脚功能。

图3中，输出单元在引脚上的标识方式是TAm.n。其中，m的值是0或1，分别表示该输出引脚所使用的定时器是TA0或TA1；n的值是0、1或2，特指含义就是输出单元的编号。比如，4脚标注的是TA0.1，意思是在比较输出功能下，该引脚的波形是由TA0定时、输出单元1输出的。其余类推。

3.2MSP430G2553比較输出功能解析

输出模式有8种，由捕获/比较控制寄存器的OUTMODx（x = 0，1，3）这3个位来设定选择。输出模式0只与控制寄存器的OUT位有关：当OUT = 0时，输出低电平；当OUT = 1时，输出高电平。其它7种输出模式则可见图4。