许智勇　周炜

摘要：本文对FPGA和DSP下的数据通信方案设计，选择CAN总线下通信系统设计，在设计目标上主要在于使CAN总线能够实现多节点可靠高速性传输，在节点之间的数据通信基础上，使整个通信系统中不同单元都能够实现协同工作。通过该种设计，相对一般通信总线来说，CAN总线不仅可表现出突出的可靠性，还会表现出突出的实时性与灵活性，对于高速信号处理及传输方面的要求能够得到基本满足。

关键词：FPGA；DSP；数据通信

中图分类号：TP273 文献标识码：A 文章编号：1007-9416（2018）04-0136-01

在FPGA、DSP等控制芯片快速发展的今天，人们在数据传输速度与稳定性方面的要求不断提升，通过FPGA和DSP配合对CAN总线进行控制，成为当前CAN总线通信系统研究重要课题。本文即从系统硬件设计与软件设计两方面，对FPGA和DSP下的CAN总线通信系统进行了设计。

1 FPGA和DSP下的数据通信系统硬件设计

1.1 对SJAl000模块硬件进行设计

该模块是一种具有独立性的CAN总线控制器，能够支持CAN2.0B协议。在这一系统中，对16Mhz外接晶振加以采用，从而确保系统时钟的提供；在数据地址上，通过总线引脚DO-D7同DSP进行相连；芯片使能信号CS与地址锁存信号ALE及写有效WR和读有效RDR同FPGA的I/O口相连；对于MODE引脚，将其接至高电平，确保其工作能够在Intel时序；对于发送输出端TX0，使其与CAN总线收发器PCA82C250的TXD相连，对于接收输入端RX0，使其与RXD引脚相连；在RXl引脚上，将其接到一个固定电平，使其和CAN总线收发器PCA82C250在参考电平输出引脚Vref上相连。

1.2 对PCA82C250模块硬件进行设计

该模块属于在CAN总线控制器与物理总线两者中间的接口，其性质为CAN总线收发器。……