中国电子科技集团公司第38研究所 刘小明 许 聪

0 引言

随着集成电路设计和制造工艺的发展，数字信号处理器(Digital Signal Processor)的集成度及性能越来越高，功能日趋复杂。为便于后期DSP应用软件的开发，不同的开发调试手段应运而生。JTAG调试作为最为基础的调试开发手段现已成为嵌入式系统默认集成的开发调试方式。然而不同体系架构DSP处理器在实现JTAG调试时，需要根据实际情况加以适配改进。

本文提出了一种某国产DSP处理器片上调试逻辑实现的改进方案，目的之一是降低调试逻辑控制指令流水启停信号的负载，改善芯片整体时序，其二是在不等长指令流水处理器架构中，避免调试开发时，用户观察到后发指令先生效的现象，产生不必要的误会。

1 工程实现面临的问题

处理器的JTAG片内调试逻辑通常会支持断点、观察点、单步等调试操作，其核心功能是在处理器指令流水满足一定条件的情况下，调试逻辑控制处理器由运行状态转入停止状态，或者命令内核从停止状态转入运行状态[1]。为实现上述功能，需要JTAG调试逻辑提供一个供全芯片使用的全局信号dsp_en(‘0’表示处理器核心进入停止状态，‘1’表示处理器核心进入运行状态)，控制处理器核心所有流水线寄存器的更新。由于处理器核心的启停状态切换需要在一个时钟周期内完成，因此dsp_en信号需要与内核工作时钟同频，而不能像调试逻辑中的其他非关键信号可以使用multicycle技术改善时序，所以该信号极有可能成为全芯片物理实现的一个时序关键信号。……