陈嘉

摘要

在现代电子系统中，信号发生器作为该系统的重要组成部分之一，信号源得到了广泛的应用。频率合成技术就是信号发生器一个关键的技术，利用FPGA开发平台，对信号发生器进行仿真设计，能够得到提高信号发生器的灵活性。

【关键词】FPGA 信号发生器 仿真设计 研究

实现信号发生器需要多种技术的支持，最简单的就是搭建模拟信号，但是容易出现频率不稳定，导致信号发生器无法精准使用。采用DDS技术实现的信号发生器精准度高，并且频率也较稳定。在DDS平台中，FPGA就是一个非常实用的技术。本文就基于FPGA平台对信号发生器进行仿真设计。

1FPGA

FPGA是信号发生器的主要控制芯片，是整个系统的核心，在系统中起到决定性的作用，选择FPGA需要满足一定的设计条件，比如：

（1）能够完成PCIE协议的解析;

（2）使用DDS IP核完成信号发生器的信号转换;

（3）有丰富的资源实现数据的输出;

（4）具有时钟管理功能，用于解决时钟与数据的同步问题;

（5）具有可扩展高速存储配件，实现数据输出功能。

2 FPGA配置

2.1引脚配置

FPGA的I/O管脚配置如表1所示。在时钟引脚中，分为全局时钟与局部时钟，在本设计方案中，采用的是全局时钟引脚设计，因为信号发生器需要为外部提供多个时钟，采用全局时钟能够覆盖整个FPGA，具有延迟可预测的功能，且时钟质量优良。

除了表1配置的引脚外，I/O引脚的用途还能够为高速的DAC提供差分数据的输入;对寄存器进行操作;为继电器提供信号;为波形数据存储器提供服务等。另外，根据I/O引脚的位置，需要将引脚分配在不同的Bank中，除了特定的Bank之外，还可以对外部的部件进行读写操作，将其配置为时钟，但是需要遵循一定的原则。

2.2 FPGA电路设计

FPGA时钟需要统一规划，通过倍频得到的时钟提供给FPGA使用，数字时钟对频率定值有一定的要求，因此需要选择封装的有源晶振，电路如图l所示。

2.1.1 DAC电路设计

DAC芯片是整个模块的核心，主要的功能就是完成信号的模拟转换，在选择DAC芯片时，要考虑分辨率和转换速度，还要考虑转换时产生的瞬间毛刺和噪声因素。

2.1.2定值放大单元电路设计

DAC的输出电压是有一定限制的，需要根据幅度的控制来进行方案的分配，输出端需要在设计的过程中将电路放大，通過输出的共模电压引脚调节信号电压，在设计时也会出现不同的原因，比如放大差分信号的值，并且不能影响差分信号的直流信息;设置输出差分信号没以满足下级差分器件的输入要求。差分放大器的指标如表2所示。

噪声和失调电压需要进行优化设计，电路引入的电压会影响到信号的质量和精确度，电压噪声与电源纹波与传输带的带宽有密切的联系，且失调的电压与平衡度与期间的温度相关。电压噪声与失调电压在进行处理是解决的方式不同，电压噪声产生的原因主要是因为电源的纹波过大，去耦效果不佳，需要采用优良的电源设计和去耦网络进行解决;失调电压产生的原因主要是因为温度过高或者电路不对称，因此需要采保证机箱风冷，不工作时让芯片进行休眠，并且采用对称的电路和芯片才能解决此类失调问题。

2.1.3波形噪声分析

使用DDS结构时需要进行噪声因素的考虑，DDS获取信号相位的方式是相位截断，信号发生器进行波形时的相位累加器约为40位，相位截断仅为14位，相位截断形成误差之后会引入杂散，形成噪音。在信号转换中，数模转换时需要采用采样频率才能够完整的保留原始信号中的信息，DDS技术在进行信号采样与恢复的过程设计时才能够分析频率的特性。在实际的情况中，DDS的输出频谱较为复杂，会在形成的过程中出现能量不等的谱线，需要从根本上消除原因，遏制杂散频率，将频谱的纯度进行优化。针对DDS的频谱杂散，需要进行方案的改善与优化，以奈奎斯特带宽作为接线，通过设计滤波性能消除带外噪声;在信号频谱的范围之内，杂散信号需要进行减少相位截断引入的噪声，需要在一定范围内增大波形查找表的容量信息，并且让波形存储器在一定的条件下进行优化，采用存储压缩技术完成优化。在设计电路时需要通过对PCB的布局对电源逐级去耦，将数字信号与模拟信号相隔离，以减少系统产生的噪音。

3结束语

现代电子技术的核心技术就是FPGA，会根据系统的实际情况进行优化与仿真验证，借助计算机完成相关的设计，借助微电子技术能够大大的缩短设计的周期，为高速数字信号处理提供了一个很好的平台。

参考文献

[1]杨大伟，杨秀芳，陈剑虹.基于FPGA的DDS多信号发生器的设计与实现[J].西安理工大学学报，2 01 3，29 （04）： 439-443.

[2]武晓栋，郑宾，雷竹峰.基于FPGA的信号发生器的设计[J].机械管理开发，2011 （06）：191-192.