王晓楠 黄鹏（桂林电子科技大学计算机与信息安全学院，广西 桂林 541004）

0 引言

随着科技的发展进步，硬件电路的集成化程度越来越高，稳定性也得到了很大提高。在现代化数字处理技术中，直接数字频率合成（DDS）是一项关键的技术，具有频点多、精度高、低功耗、频率转换速度极快的特点，普遍应用于信号发生器设计。

1 AD9910简介

AD9910是由ADI公司研发的一款DDS芯片。具有最高1GSPS的内部采样时钟频率，14位的高分辨率DAC输出，采用1.8V和3.3V电源供电。为减少DAC输出信号固有的零阶保持效应，AD9910还内置反Sinc滤波器，使输出信号的频率响应更加平坦。

AD9910可运行于单频调制模式、RAM调制模式、数字斜坡调制（DRG）模式和并行数据端口调制模式。在本设计中，选用DRG模式来产生LFM信号。

2 硬件设计

2.1 电源电路设计

AD9910的供电电源可分为1.8V数字电源、1.8V模拟电源、3.3V数字电源和3.3V模拟电源四类，芯片内各个模块独立供电以减少电源噪声干扰。

其中，序号为11/15/21/28/45/56/66的电源引脚是3.3V数字电源类型，用于芯片的数字通信供电，供电电流会根据通信的情况而动态变化；序号为74/77/83的引脚为3.3V模拟电源，用于给芯片内部的模拟电路提供偏置电流；序号为17/23/30/47/57/64的引脚为1.8V数字电源，主要用于给系统时钟电路供电；序号为3/6/89/92的引脚为1.8V模拟电源，其中序号3管脚用于锁相环（PLL）供电，会产生较大噪声，耗电电路约为7mA，应该在与89/92管脚之间使用铁氧体磁珠进行隔离。

稳压芯片可用LM1117-3.3和LM1117-1.8来分别提供3.3V和1.8V电源，它是一种广泛应用的稳压芯片。在稳压芯片的电源输入端需要并联100uF的钽电容和10nF的贴片陶瓷电容，为了防止电源反接而损坏电路，可以再并联一个的二极管用来保护电路，而输出端需要并联10uF的钽电容和10nF的贴片陶瓷电容。

2.2 参考时钟输入电路设计

AD9910可采用双端差分信号或者单端信号输入来提供参考时钟，最大可输入2GHz，对于大于1GHz的时钟需要经过分频器分频才能正常使用。如果输入的参考时钟较小，可以使用芯片内部的锁相环乘法器将时钟倍频至所需要的采样时钟频率。

使用晶振作为参考时钟源时，需要将XTAL_SEL引脚设置逻辑1，一般选择25MHz或者40MHz的晶振频率，再通过PLL倍频至所需的采样频率。若是选择40MHz晶振，则外部PLL环路滤波器电路为1k欧姆的电阻串联680pF的电容到1.8V模拟电源，再并联22pF的电容到1.8V的模拟电源。

2.3 双端差分信号转单端信号电路设计

由于AD9910输出的模拟信号为双端差分电流型，相对于单端信号而言，双端信号可以减少共模噪声。但是对于一般的信号发生器，往往需要的是单端电压型信号。

巴伦往往应用于双端与单端信号转换电路，本设计可采用型号为ADT1-1WT-1+的巴伦实现。在此巴伦的1和3引脚接AD9910的差分信号输出端，并分别接一个49.9欧姆的电阻到地，6引脚为输出的单端电压信号，其余引脚接地。

还有一种方法，可采用型号为TC1-1-13M+的巴伦，1和3引脚接AD9910的差分信号输出端，再在这两个引脚之间接一个49.9欧姆的电阻，4引脚为单端电压信号输出，其余引脚接地。

2.4 滤波器电路设计

由于AD9910输出的模拟信号存在采样时钟噪声，必须将它用滤波器滤掉。一般DDS的采样时钟频率会比较高，远大于实际输出频率，所以选择滤波器器件一般只要滤除采样时钟频率附近的频段就行了，加上LFM信号的带外频谱较宽，不必将滤波器带宽设计得太窄。选择滤波器参数之前，最好用MATLAB软件将所要生成的信号进行仿真，观察频谱曲线。

例如产生一个中心频率为60MHz，带宽为32MHz，脉宽800ns，重频40kHz的LFM信号，采样频率为800MHz，滤波器可选择截止频率为150MHz左右的无源低通滤波器。