吴聪睿 ，张忠伟 ，张学全

（1.中国科学院大学北京100190；2.中国科学院国家空间科学中心北京100190）

在基于FPGA的图像压缩系统中，由于图像压缩核的图像接收速率与处理速率的不同，需要对图像数据执行缓存操作，这就需要设计高速率、高容量的缓存器。目前构成缓存的存储芯片主要有FLASH、FIFO、SRAM、SDRAM等，对这几种缓存芯片的性能进行比较，由于SDRAM存储容量大、读写速率高、价格低、体积小，所以SDRAM是理想的缓存器件[1-3]。但是由于SDRAM结构设计的特点，导致其工作机制特殊，控制逻辑复杂，时序要求较高，使用起来有一定难度。虽然有一些专用芯片提供SDRAM控制功能，可是其可控制性和灵活性不足，不能满足特殊需求[4-5]，所以本文结合实际应用，设计了一种基于FPGA的SDRAM控制器方案，以满足图像压缩系统的使用需求。

1 SDRAM控制操作与时序

1.1 SDRAM芯片结构

文中采用ELPIDA公司EDS5116ABTA芯片，存储容量是256 Mbit，数据位宽16位，最大工作时钟为143 MHz，自动刷新周期要求为8 192（周期）/64 ms。图1为该款SDRAM的结构图。在上图结构中，SDRAM是由内部的4个BANK构成，每个BANK有8 192行，每行各有8 192 bit数据位，称之为“一页”，按照需求每个存储单元为16 bit位深，则每行有512列。SDRAM芯片的主要引脚如下：1）A0～A12：复用地址选择线，A0～A12是行地址选择线，A0～A9是列地址选择线；2）BA0～BA1：BANK 地址选择线；3）DQ0～DQ7：双向数据端口；4）CLK：系统时钟输入端口；5）CKE：时钟信号使能端口；6）CS：片选信号端口；7）CAS：列地址选通脉冲控制；8）RAS：行地址选通脉冲控制；9）DQ：数据掩码端口；10）WE：读写使能控制端口。

相比其他存储器件，SDRAM特点如下：

图1 SDRAM结构图

1）为防止SDRAM中的数据丢失，需要定时执行刷新操作。……