基于FPGA的多普勒雷达测速系统设计*

2017-12-27李锦明张虎威高文刚

电子器件 2017年6期

关键词：多普勒微波雷达

李锦明,张虎威,高文刚,郭淳

(1.中北大学电子测试国家重点实验室,太原 030051;2.中北大学仪器科学与动态测试教育部重点实验室,太原 030051)

基于FPGA的多普勒雷达测速系统设计*

李锦明1,2*,张虎威1,2,高文刚1,2,郭淳1,2

(1.中北大学电子测试国家重点实验室,太原 030051;2.中北大学仪器科学与动态测试教育部重点实验室,太原 030051)

为了实现对车辆速度进行高实时性、高精度的测量,设计了一种基于FPGA的多普勒雷达测速系统。系统以Spartan 6系列FPGA作为核心处理器,使用高精度ADC采集微波雷达模块输出的混频信号,将数据通过FPGA进行快速傅里叶变换(FFT)处理并利用Welch算法进行频谱分析,提取出运动车辆的多普勒频移,进而根据多普勒效应计算出被测车辆的运动速度。仿真和实验结果表明:系统工作稳定,具有较高的实时性,测量精度小于1 km/h。

雷达测速;FFT;FPGA;频谱分析

交通运输是国家经济发展的基础,近年来随着我国经济的高速发展,高速公路与高铁都得到了飞速的发展,智能交通已经成为了交通运输建设的一大趋势[1]。车辆速度是影响交通安全与智能化的主要因素,随着车速的不断提高和车流量的不断增大,对车辆速度测量系统实时性与精度的要求也越来越高[2-3]。传统的光电测速、视频测速以及线圈测速等方法已经逐渐不能满足高实时性、高精度的测量要求,雷达测速凭借其测速快、测量准确以及可移动测量等优点,已经成为交通运输中运用最广泛的测速方法[4]。目前,国内多数雷达测速系统都使用DSP作为处理芯片,但是随着FPGA技术的不断发展,使得FPGA在数字信号处理领域显示出特有的优势,特别是在进行大点数FFT计算时,FPGA并行设计的特点将极大地提升处理速度,这使得基于FPGA的测速系统设计将具有很大的实时性优势[5]。

本文利用Welch算法对传统周期图法进行了改进,提高了频谱分辨率和系统抗干扰能力,并且使用FPGA对算法进行了优化和硬件实现,极大地提高了系统的测量精度与实时性,实现了对车辆运行速度的有效测量。

1 多普勒雷达测速原理

1.1 多普勒效应

当波源和接收物体间存在径向相对移动时,接收波的频率将会发生变化。波源移向接收物体时接收波频率变高,而波源背离接收物体时接收频率变低,发射波与接收波的频率差就是运动物体的多普勒频移[6]。

1.2 雷达测速原理

如图1所示,当被测车辆向微波雷达运动时,根据多普勒效应,车辆的接收频率f0会随着车速的变化而变化:

(1)

式中:f1为微波雷达发射的电磁波频率;c为光速;v为车辆运行的速度。同理,反射波的频率f2也会发生改变:

(2)

图1 雷达测速示意图

可以得出发射频率与接收频率的关系:

(3)

因此,可以得出被测车辆的多普勒频移:

(4)

最后可以得到车辆运行的速度,其计算公式为

(5)

根据以上推导,车辆运行的速度与多普勒频移成正比,在其他变量已知的情况下,只要测量出fd即可以得到车辆运行速度。系统中使用的是K波段的微波雷达,其发射频率为24.125 GHz,计算可得,当运动车辆以1 km/h的速度对于微波雷达做径向移动时,其多普勒频移约为44.7 Hz。

2 系统硬件电路设计

雷达测速系统主要由微波雷达模块、信号调理电路、模数转换电路、FPGA控制模块、串口模块、电源电路、Flash存储模块、按键模块以及LCD显示模块组成。

图2 系统设计总体框图

系统设计总体框图如图2所示,车辆与微波雷达发生径向移动时,会引起微波雷达输出混频信号的变化,混频信号经过信号调理电路进行中频放大处理,再通过ADC转换为数字信号,进而传输给FPGA进行频谱分析,提取出信号中的多普勒频移分量并根据式(5)计算出被测物体的速度,最后通过LCD1602字符液晶显示器显示目标的实时速度。Flash模块用于存储速度信息,最后通过串口模块发送到上位机。

2.1 微波雷达模块

微波雷达模块是测速系统设计的关键,主要由测速雷达传感器及天线组成,其性能的好坏将直接影响系统的稳定性和测量的精度。目前,雷达测速仪常用的工作频段分为X、K以及Ka 3个波段,工作频率分别为10.5 GHz、24.125 GHz以及35.1 GHz。其中,X波段的波束主瓣宽度较宽,抗干扰能力差;Ka波段多普勒频移太大,会增加之后信号调理与频谱分析的难度[7-8]。综合考虑,选取K波段多普勒雷达作为系统测速传感器。系统选用了MACOM公司的MA7801微波传感器,其工作频率为24.125 GHz,天线采用圆锥喇叭天线。

图3 微波雷达模块与三维增益仿真图

喇叭天线是一种应用非常广泛的微波天线,其优点有频带宽、结构简单、功率容量大以及使用方便,选择合适的喇叭天线参数可以获得尖锐的主瓣、较高的增益以及良好的辐射方向性,因此,喇叭天线在雷达和无线通信等领域都得到了广泛的使用。微波模块实物图及其HFSS三维增益方向仿真图如图3所示。由仿真结果可以看出,在24.125 GHz的频率下,天线最大辐射方向上的增益大于20 dB,得到了理想的结果。

2.2 信号调理电路

因为多普勒微波模块输出电压范围为0～5 mV,同时其输出信号的带宽至少在200 MHz以上,所以必须对信号进行放大以及滤波处理以满足ADC的输入要求,并且减小噪声,增加信号的抗干扰能力。系统信号调理电路如图4所示,放大器选用TI公司的OPA2735,其失调电压Vos仅有5 μV,主要利用两级放大电路对信号进行中频放大处理。

图4 信号调理电

第1级为同相放大电路,其放大倍数:

Au1=1+R7/R6=23

(6)

第2级为反相放大电路,其放大倍数:

Au2=-R5/R4=-50

(7)

因此,信号调理电路整体增益约为60 dB。电路中R6与C4组成高通滤波器,其截止频率fL约为16 Hz;R5与C6组成低通滤波器,其截止频率fH约为14.5 kHz,所以中频放大电路的频率范围为16 Hz～14.5 kHz,根据式(5)以及微波雷达的发射频率可以得出系统的测速范围约为0.4 km/h～320 km/h。

2.3 A/D转换模块

为了确保速度信息采集的实时性与准确性,需要使用具有高转换速度与高精度的ADC。综合考虑使用AD公司生产的12 bit、高速、低功耗模数转换器AD7934,可处理最高50 MHz带宽的信号,吞吐速率可以达到1.5 MS/s,转换速度与分辨率均满足系统设计要求。A/D转换电路原理图如图5所示,其中AD7934的采样率由FPGA提供的时钟信号CLKIN决定,根据内奎斯特采样定理,采样频率必须大于信号中最高频率的两倍,为了减小频率混叠,实际应用中一般保证采样频率为信号最高频率的2.5倍～4倍,因此设定AD采样频率为50 K。

图5 AD7934电路原理图

2.4 Flash模块

系统选用的Flash芯片为Micorn公司生产的MT29F16G08,数据位数为16 bit。Flash存储器的读写操作是以页为单位的,所以页编程时间就成为了影响Flash读写速度的主要因素,该Flash芯片具有Two plane操作模式,即双页读写模式,可以对两块plane同时进行读写操作。这种操作模式大幅度的提升了Flash芯片的存储速度,有效地减小了对FPGA缓存的压力。同时使用ECC校验算法对内存进行纠错处理,有效地提升了系统的稳定性。

2.5 FPGA模块

FPGA与DSP相比,其最大的优点就是并行处理,对于实时性强的电路,使用FPGA来设计将非常有优势。例如,在DSP处理器中,FFT运算通常采用循环编码算法,虽然程序量小,但处理速度却较慢,已经难以满足现代信号处理大规模、实时性的要求。并且,FPGA具有丰富的存储资源,不需要外接存储器,可以简化电路,提升系统运行速度。因此,基于FPGA的FFT设计,可以把FFT运算对实时性的要求与FPGA芯片的灵活性结合起来,实现并行处理与硬件结构的最优化配置,提高FFT运算的速度,满足现代数字信号处理高速以及高可靠性的要求[9]。

系统选用Xilinx公司的Spartan 6系列FPGA芯片XC6SLX45T-CSG324作为核心处理器,该芯片功耗低,内部包含多达2 088 kbyte的块RAM存储资源以及丰富的数字信号处理IP核。I/O引脚数量最多可达296个,足以满足ADC、LCD、串口以及Flash等外设资源的使用需求。

3 系统软件设计与仿真

系统中FPGA的主要工作有3个。第1,控制AD对信号进行采样,并将采样后的数据存入FIFO中;第2,将采样后的数据进行FFT变换和频谱分析,并计算出目标的运动速度;第3,完成对LCD显示器驱动以及Flash存储器和串口模块的控制。FPGA程序设计流程图如图6所示。

图6 FPGA程序流程图

3.1 算法实现

系统使用的谱估计算法为Welch算法,属于经典谱估计法,是周期图法的改进算法。周期图法是对信号进行了截取,直接对N点的样本进行FFT变换。这种方法相当于把无限长序列变成有限长序列,会造成频谱泄漏,降低频谱分辨率。Welch法则是对N点样本进行分段,并且样本之间有相互交叠,将分段后的信号与合适的窗函数相乘,再对每段进行谱估计,最后取其平均值。由于系统对频谱分辨率的要求较高,综合考虑,选择矩形窗作为Welch法的窗函数[10-11]。

图7 基-2时间抽取全并行FFT算法结构

为了提高运算速度,设计了一种基-2时间抽取的全并行FFT算法。算法结构如图7所示,整个并行FFT算法全部由蝶形运算组成,因此蝶形运算就是FFT算法的核心。该算法实现的关键在于按照一定的顺序依次分级完成全部蝶形运算,一次蝶形运算包括一次复数乘法和两次复数加法,其中乘法运算可由FPGA内部DSP运算IP核来实现。本设计中对信号进行了4 096点的FFT变换,因此在图6中,FIFO内一帧数据的深度为4 096。由傅里叶变换可知,对N个点进行FFT变换之后,可以得到N点的频谱,求出频谱中找到最大幅值点对应的频率,就是多普勒频移,再根据式(5)可得被测车辆的速度。其中某点n所对应的频率:

Fn=(n-1)FS/N

(8)

式中:FS为AD采样率。因此,其频谱分辨率为FS/N,对于50 kHz采样信号的4 096点变换,分辨率约为12 Hz,根据式(5),系统对应速度分辨率约为0.3 km/h。

3.2 程序仿真

为了尽可能的使仿真信号接近真实环境,必须对输入信号加入噪声,但是常用FPGA设计仿真软件,都只能使用硬件描述语言进行数据输入或用手工的波形输入方式,而且仿真结果也只能以波形方式输出,这对于设计结果的验证非常不便。针对上述问题,使用了Modelsim和MATLAB联合仿真的方式。这种方法首先在MATLAB中产生加入噪声的输入信号,并以16进制的形式存入数据文件中;其次,在测试文件中以文件读写的方式将数据文件中的测试信号读入,在Modelsim中进行时序仿真,并将仿真结果写入另一个数据文件;最后,使用MATLAB对数据文件中的仿真结果进行作图分析。本文使用幅值为1 V、频率为1 kHz和幅值为0.5 V、频率为10 kHz的正弦信号对算法进行仿真验证,所使用仿真波形的MATLAB表达式为:

x(n)=1.0sin(2pi103n)+0.5sin(2pi104n)

(9)

式中:pi表示π。

在加入信噪比为5 dB的高斯白噪声后,Modelsim中的仿真输出波形如图8所示,时钟周期为10 ns,xk_re与xk_im分别为频谱的实部与虚部。由图8可知,FFT变换完成的时间为96 μs,其中开始时间约为65 μs,所以仅使用约30 μs就完成了4 096点的FFT变换,因此,该并行算法极大地提升了系统处理速度。

图8 Modelsim中的仿真输出波形

用MATLAB对仿真输出波形作图分析如图9所示,由于FFT运算结果的对称性,只对前半部分结果进行分析,由图可知,该算法成功的提取出1 kHz 与10 kHz的频率分量,并正确计算出该频率分量对应的幅值。根据以上分析,本设计的并行FFT算法在有噪声的情况下任然可以精确、快速地提取出信号中的各种频率分量。

图9 MATLAB对仿真输出波形作图分析

4 系统测试与误差分析

为了验证系统设计的正确性,对系统做了实际路面测试。实际测试时测速系统与路面的摆放方位如图10所示,雷达波法线与道路的夹角为30°,雷达与地面的高度约为60 cm,其中,虚线为雷达波的法线,实线间的区域为雷达波的覆盖范围。因此,采用此方法测得的实际速度:

(10)

式中:θ为雷达法线与道路的夹角,即30°。

图10 测速系统摆放方位图

实际测量时,汽车使用定速巡航系统匀速行驶一段时间后再进入测量范围,测量结果如表1所示,其中,测量值均是10次测量结果的平均值。

表1 测量结果

由表1可知,系统测量值与实际车速基本一致,测量误差小于1 km/h,满足现代交通系统对测速系统精度的要求。误差主要由汽车仪表盘自身误差与系统测量误差组成,其中系统测量误差主要包含以下几个方面:(1)微波雷达的实际发射频率与f1存在一定误差Δf1;(2)雷达摆放角度与计算角度存在一定误差Δθ;(3)在FPGA进行FFT运算时会对每一级蝶形运算的结果进行截断,每一级截断的累积会带来一定的误差[12]。

5 结论

本文设计了一种基于FPGA的多普勒雷达测速系统,介绍了FPGA在数字信号处理领域的优势及应用前景,对微波雷达模块、信号调理模块、AD模块以及存储模块等主要系统硬件电路进行了阐述,同时通过时序仿真对并行算法的运算速度进行了详细分析。经过实际路面测试,证明该系统可以对车辆速度进行有效地测量,且具有较高的实时性和测量精度。

[1] 蔡玖良,桂佑林,汪文英. 一种单脉冲测量雷达测速新方法[J]. 现代电子技术,2014,15:15-19.

[2] Garbos M K,Euser T G. Doppler Velocimetry on Microparticles Trapped and Propelled by Laser Light in Liquid-Filled Photonic Crystal Fiber[J]. Optics Letters,2011,36(11):2020-2022.

[3] Nguyen T T,Pham X D,Song J H. Compensating Background for Noise Due to Camera Vibration in Uncalibrated-Camera-Based Vehicle Speed Measurement System[J]. Vehicular Technology,2011,60(1):30-43.

[4] 眭晓林,周寿桓,赵鸿,等. 一种全光纤结构的相干激光测速雷达研究[J]. 中国激光,2013(12):192-196.

[5] 张春生,苏开友. FPGA数字信号处理与工程应用实践[M]. 北京:中国铁道出版社,2013:17-19.

[6] 李宏伟. 雷达测速传感器及其测试系统研究[D]. 华中科技学,2013.

[7] 吴家国,周晓明. X波段汽车雷达测速仪低噪声放大器设计[J]. 半体技术,2012,11:874-877.

[8] 王秀芝,高劲松,徐念喜. Ku/Ka波段双通带频率选择表面雷达罩设计研究[J]. 物理学报,2013,23:324-330.

[9] 王旭东,潘明海. 数字信号处理的FPGA实现[M]. 北京:清华大学出社,2011:202-207.

[10] Haykin S,Thomson D J,Reed J H. Spectrum Sensing for Cognitive Radio[J]. IEEE Proceedings,2009,97(5):899-877.

[11] Tian Z,Tafesse Y,Sadler B M. Cyclic Feature Detection with Suh-Nyquist Sampling for Wideband Spectrum Sensing[J]. IEEE Journal of Selected Topics in Signal Processing,2012,6(1):58-69.

[12] 吴秀萍,葛红娟,倪建丽,等. 多普勒雷达安装偏差及测速精度的估计与补偿[J]. 计算机仿真,2013(4):89-92,242.

DesignofDopplerRadarSpeedMeasurementSystemBasedonFPGA*

LIJinming1,2*,ZHANGHuwei1,2,GAOWengang1,2,GUOChun1,2

(1.National Key Laboratory for Electronic Measurement Technology,Taiyuan 030051,China;2.Key Laboratory of Instrumentation Science and Dynamic Measurement of Ministry of Education,North University of China,Taiyuan 030051,China)

In order to realize the high real-time performance and high precision measurement of vehicle speed,a Doppler radar speed measurement system based on FPGA is designed.The system takes FPGA as the core processor,makes use of high precision ADC to acquire signals with mixed frequencies,then carries out fast Fourier transform(FFT)and analyses the spectrum by Welch algorithm in FPGA,which extract the Doppler frequency shift of moving vehicles,then uses the Doppler effect to calculate the velocity of the vehicle under test. The results of simulation and experiment show that the system works stably and has high real-time performance,the measurement accuracy is less than 1 km/h.

radar speed measurement;FFT;FPGA;spectrum analysis

10.3969/j.issn.1005-9490.2017.06.016

项目来源:国家自然科学基金项目(61335008)

2016-10-21修改日期2016-11-18

TN953+.1

1005-9490(2017)06-1408-06