秦文丽

摘要：本文设计了一种基于EPLD器件的基站中频系统，该系统采用了ALTERA公司的MAXII系列中的EPM1270芯片。首先简单介绍了EPLD的接口特点，随后对该设计系统的硬件和软件两方面都做了详细论述。硬件部分给出了系统的总体设计方案，软件部分主要由固件设计、驱动程序设计和应用程序设计三部分组成。

关键词：EPLD；MPC875；WD2；复位；告警

中图分类号：TP391.4 文献标识码：A 文章编号：1007-9416（2017）10-0146-03

1 概述

随着电子行业的发展，大规模集成电路的运用越来越普遍，用EPLD（ Erasable Programmable Logic Device）开发新产品是当前很多实际情况的需求。本文详细描述了EPLD在基站上中频板卡上所实现的功能及接口信号。

2 硬件设计

2.1 系统方案

基站上面有一块IFU板（中频板），负责发射信号。中频板上有一片EPLD可擦除可编辑逻辑器件，称为IFRCE（IFU Reset，Control/Configuration，ioExpander），采用EPM1270芯片实现，属于ALTERA公司的MAXII系列。

IFRCE主要实现IFU板的复位控制、FPGA（Field-Programmable Gate Array）上电配置、MPC875寄存器接口管理和MPC875的I/O扩展，同时对外部输入信号还有进行去毛刺和同步采样处理，对输出信号进行时序控制使其满足硬件时序要求。其主要任务是实现对如图1、图2所示的各功能模块。

2.1.1 芯片物理特性描述

MAXII器件提供基于行和列的结构来实现用户逻辑。每个逻辑阵列块（LABs）包含10个逻辑单元（LE）；内部互连的MultiTrack为LAB提供小颗粒的时间延迟；I/O管脚由位于器件外围的IO单元（IOE）驱动。时钟网络包括四根时钟线，它贯穿整个器件，为器件上的各种资源提供时钟。

MAXII 器件还包含一个FLASH存储体，一部分是用来存储SRAM配置信息的CFM块，另一部分是用户FLASH存储块（UFM）。

2.1.2 管脚分配

每片EPLD分为四个I/O Bank，均采用3.3V供电，接口标准为TTL3.3。……