三维片上网络离散量子粒子群布图算法研究*
2017-12-13万逸君张大坤郑亚振
万逸君,张大坤,郑亚振
天津工业大学 计算机科学与软件学院,天津 300387
三维片上网络离散量子粒子群布图算法研究*
万逸君,张大坤+,郑亚振
天津工业大学 计算机科学与软件学院,天津 300387
三维片上网络在多种性能上均优于二维片上网络,已成为研究热点。布图算法直接影响芯片的面积和布线长度,成为三维片上网络优化设计的重要方向。提出一种基于离散粒子群算法的三维片上网络布图优化算法,与之前常使用的模拟退火算法相比,不再使用单一解局部扰动的方式得到整个解空间,该算法采用初始化随机种群并不断迭代的进化方式,具有更优的搜索能力和更快的收敛速度。仿真结果表明,采用该算法选择布图方案可以显著降低微片延迟,节省CPU计算时间,尤其是在IP核数量众多的测试用例和高注入率情况下效果更为明显,如对于ami49测试用例当注入率为100%时,基于离散量子粒子群算法的结果和基于模拟退火算法的结果相比,平均微片延迟减少了20.63%,CPU平均时间减少了69.40%。
三维片上网络;布图算法;B*-tree;离散量子粒子群算法;模拟退火算法;粒子群算法
1 引言
随着大规模集成电路技术的发展,片上系统(system-on-chip,SoC)、二维片上网络(two dimensional network-on-chip,2D NoC)相继产生。随着2D NoC规模的增大,2D NoC在面积、功耗、布局布线以及封装密度等方面都已达到了瓶颈[1]。因而三维片上网络(three dimensional network-on-chip,3D NoC)应运而生,并成为研究热点[2-4]。3D NoC通过三维集成电路堆叠技术(die stacking)将多层硅晶互相堆叠,然后通过矽晶穿孔(through silicon via,TSV)技术实现了层次芯片设计,它拥有更好的适应性和扩展性,同时减小了芯片面积。……