钱 艺

(泰山学院信息科学技术学院 山东 泰安 271000)



通用可编程LDPC编码器的设计

钱 艺

(泰山学院信息科学技术学院 山东 泰安 271000)

基于灵活性和通用性的考虑，设计一种基于多指令、多数据流的可编程处理器结构，实现准循环低密度奇偶校验码(LDPC)的编码算法。与传统的LDPC编码器相比，处理器采用数据位拼接方式实现矩阵与向量相乘，可以获得较高的计算速度、易于芯片布局。目前已经用硬件描述语言在Xilinx ISE平台可编程门阵列芯片XC2VP20上仿真实现了该处理器的架构，最大时钟频率为75 MHz。实验结果表明，该结构适用于多标准的LDPC编码器。

低密度奇偶校验码 多标准 多指令多数据流

0 引 言

在无线数字通信系统中，LDPC码是一类重要的前向纠错码。它有逼近香农限的良好性能，具有较高的数据吞吐量和灵活性[1]。因此，LDPC码已被广泛应用于各种无线通信标准，如在宽带无线接入领域的无线局域网(WLAN)和全球微波互联接入(WiMAX)[2]中。

随着LDPC码的广泛应用，多标准的通用LDPC编码器也随之具有广泛的应用前景。编码器的软件实现是基于串行方法，灵活性好；但是不能适应高速应用场合，所以在大规模集成电路上实现高速的多标准通用LDPC编译码器则成为 LDPC 码应用研究的热点[3]。而半定制硬件实现编码器通常采用并行计算结构，虽然有较高的速度，但是当通信标准、码长、码率变化时，因其结构固定而导致灵活性较差，与专用芯片相比性能相差甚远，失去了通用的意义。因此，通常选择专用指令集处理器(ASIP)来迎合这些需求，ASIP设计方法既有硬件实现的速度优势，又具有依靠指令集编程实现的灵活性，可以在二者之间达到较好的折中。……