FPGA中嵌入式块SRAM的设计

2017-08-07刘义凯

微处理机 2017年3期

关键词：嵌入式信号设计

刘义凯

（中国电子科技有限公司第四十七研究所，沈阳110032）

FPGA中嵌入式块SRAM的设计

刘义凯

（中国电子科技有限公司第四十七研究所，沈阳110032）

对于逻辑芯片的嵌入存储器来说，嵌入式SRAM是最常用的一种编译器，其典型的应用包括片上缓冲器、高速缓冲存储器、寄存器堆等。对于小于2Mb存储器的应用，嵌入式SRAM可以有更好的成本效率，因此通常优先被考虑。FPGA由于具有使用便捷，适用范围广等特点，从而得到广泛应用。FPGA内部的嵌入式专用SRAM模块，拓展了FPGA的应用范围，提高了灵活性。对基于SRAM的FPGA中使用的嵌入式块SRAM电路进行了设计和分析，设计的BRAM具备通用的双端口SRAM功能，且具有FPGA特有的可配置性，具备多种工作模式。对块RAM的组成电路进行了设计和分析，包括模式控制电路，译码电路，位线预充电路和灵敏放大器电路。

集成电路；现场可编程门阵列；嵌入式；随机存储器；灵敏放大器；可配置性

1 引言

通常的SRAM型FPGA主要由配置存储器、布线资源、可编程I/O、可编程逻辑单元CLB、块存储器BRAM和数字时钟管理模块组成[1]。其内部的RAM资源由分布式RAM和块SRAM（Block SRAM）组成。分布式RAM位于CLB中，每个CLB包含了16×1bit的SRAM结构。BRAM资源由多个单片容量为4K的可配置SRAM阵列及其专用布线资源构成。BRAM的加入既增加了RAM的容量，又构成了大型LUT，更完善了CLB的功能。块RAM可被配置为单端口RAM、双端口RAM、内容地址存储器（CAM）以及FIFO等常用存储结构。在实际应用中，FPGA芯片内块RAM的数量也是选择芯片的一个重要因素。