谈文韬,朱业腾,黎仁刚,林 明

(1.江苏科技大学 电子信息学院,江苏 镇江 212003;2.中船重工集团723研究所,江苏 扬州 225101)



超分辨测向中奇异值分解的FPGA实现*

谈文韬1,朱业腾2,黎仁刚2,林 明**1

(1.江苏科技大学 电子信息学院,江苏 镇江 212003;2.中船重工集团723研究所,江苏 扬州 225101)

奇异值分解是超分辨测向技术的核心组成部分，现有的并行实现方案适用范围窄，运算量大，迭代时间长。为了满足测向接收机系统的高实时性需求，结合双边Jacobi算法的交换策略和单边Jacobi算法的求角结构，提出了一种改进的实现方法。该实现方法修正了脉动阵列的收敛性问题，提高了复数矩阵的收敛速度。同时，给出了算法的现场可编程门阵列(FPGA)实现结构。仿真结果证明该方案耗时在百微秒以内，能够应用于电子侦察设备。

电子侦察；超分辨测向；奇异值分解；脉动阵列

1 引 言

由于现代战场电磁环境的日益复杂，超分辨测向技术以其优越的算法性能得到了越来越多的关注[1-2]，奇异值分解(Singular Value Decomposition,SVD)成为了超分辨测向技术实现与应用的掣肘。与在其他方面的应用不同[3-4]，应用于电子对抗的奇异值分解[5]对精度敏感，具有高实时性、高可靠性的严格要求。因为分析问题角度不同，一般应用于该领域的奇异值分解更注重实时性，运行时间通常约束在100 μs以内；而常规实现方法更注重资源消耗，运行时间通常为1～100 ms级[6-7]，与电子侦察系统的支援应用需求相距甚远。并行化脉动(Brent-Lu-Van，BLV)阵列在20世纪80年代被应用于SVD的计算[8]，大大缩短了超分辨测向算法的整体运行时间。……