王青　丁苑　吴天宇

摘要：本文在Z域对开关电源建模，考虑了电感、电容的寄生参数的影响，设计了数字补偿器。利用FPGA对所设计的闭环数字控制系统进行了验证。结果表明：在工作频率为1MHz，输入电压2～5V时，输出电压约为1.2V，电压纹波幅值约为40mV，建立时间为0.1ms。当基准电压变化时，输出电压也随之变化，响应时间为0.05ms。

关键词：开关电源；离散化；数字补偿器；数字控制

中图分类号：TP303+.3 文献标识码：A 文章编号：1007-9416（2017）04-0016-02

数字控制电源在可编程性、可重用性、缩短设计周期方面都有明显的优势，因此得到了国内外的广泛关注，并取得了一系列的研究成果[1-3]。数字电源的控制电路通常基于s域设计一个模拟补偿器，然后对其离散化得到数字补偿装置。这种技术本质上是对模拟控制的近似，近似的过程之中误差难以避免[4，5]。本文采用了z域内直接进行建模、设计补偿器，以克服近似誤差，并且物理意义明确的，便于的分析动态、稳态性能。

1 Buck变换器的建模

典型的Buck变换器电路通过脉宽调制信号d（t）控制开关导通，d（t）的占空比决定了一个开关周期内的导通时间，从而决定了输出电压vC（t）的大小。考虑到电感和电容的寄生电阻rL和rC，输出电压可以表示为：

将瞬态分量看成直流分量与交流分量以及扰动量之和，对式（1）进行拉普拉斯变换得到，在输入vg（t）不含扰动时，可以得到输出电压和占空比之间的s域传递函数。若所设计的Buck变换器输入电压3.3V，负载电阻33Ω，电感4.7μH，带48mΩ寄生电阻，电容2.2μF，带0.06Ω寄生电阻，开关频率1MHz。则：

2 Buck变换器的直接数字控制

上面建立的Buck变换器模型是基于s域设计的，首先要将其离散化，得到z域模型以设计数字补偿器[6]。和传统的模拟控制电源一样，在实际的数字控制电源中，通过占空比大小调节输出电压大小，但是由于数字电源具有离散化的特点，占空比的大小每经过开关周期变化一次，相当于占空比信号d（t）通过零阶保持器在一个开关周期内保持占空比大小不变，根据电路的工作状况，每经过一个开关周期改变占空比的大小，从而动态调节输出电压的大小。零阶保持器的传递函数是，其中Ts为开关周期。按照串联零阶保持器进行z变换的方法，得到Buck变换器输出电压和输入占空比之间的z域传递函数为：

根据以上的分析可以知道，按照直接数字补偿的办法可以按照系统性能要求设计数字补偿器，并能够得到系统误差和动态性能的解析解，物理意义十分明确。

3 数字电源系统实现与测试

采用FPGA辅助搭建了本设计的数字电源测试系统。采用脉宽控制方式，启动过程波形如图2（a）所示，系统在0.1ms内达到稳定，未加软启动时输出过冲约为60%。图2（b）是稳定后输出电压，稳态值为1.2V，电压纹波的幅值约为40mV。图2（c）是输出电压随着基准电压变化时的波形，输出电压由1.2 V变为1.8 V，调节时间约为50 ms，基本无过冲量。测试结果表明，使用直接数字法所设计的数字补偿器构成的闭环反馈系统能够取得较好的控制效果，并且系统能够按照基准的大小输出相应的电压并保持稳定。

参考文献

[1]Kurokawa F， Maruta H， Mizoguchi T， et al. A New Digital Control DC-DC Converter with Multi-layer Neural Network Predictor[C].International Conference on Machine Learning and Applications，2009，pp：638-643.

[2]Barai M， Sengupta S， Biswas J. Dual-Mode Multiple-Band Digital Controller for High-Frequency DC-DC Converter[J].Power Electronics，2009，24（3）：752-766.

[3]Shuibao G. High performance digital controller for high- frequency low power integrated DC/DC SMPS [D]. Institute National des Sciences Appliquées de Lyon，2009.

[4]Zumel P， Fernandez C， Lazaro A， et al. Digital Compensator Design For DC-DC Converters Based On FPGA： an educational approach[C].IEEE Industrial Electronics，2006，pp：5439-5444.

[5]Tsang， C. Digitally Calibrated Analog-to-Digital Converters in Deep Sub-micron CMOS[D]. University of California at Berkeley， EECS-2008-67，2008.

[6]Zumel P， Fernandez C， Lazaro A， et al. Digital Compensator Design for DC-DC Converters Based On FPGA： An Educational Approach[C].In IEEE Industrial Electronics，2006，pp：5439-5444.