广东工业大学自动化学院 肖剑洪 熊晓明

时钟树低功耗设计

广东工业大学自动化学院 肖剑洪 熊晓明

功耗和性能是芯片设计中两项重要的指标，为了满足低功耗的芯片设计要求，IC设计者在芯片设计采用各种低功耗技术。本文提出一种基于寄存器状态的时钟网络的构造方法，它以时钟树中网络节点的节点差异为参数建模，与常规方法相比，此算法可以有效降低门控信号的翻转次数，大幅降低时钟网络的功耗。

时钟树；低功耗；节点差异

0 引言

伴随着半导体行业的飞速发展，低功耗和高性能成为集成芯片设计的两个主要方向，特别是在便携式设备广泛应用的今天，对于低功耗和高性能芯片设计提出了更苛刻的要求。为了满足更低功耗的要求，在芯片设计中越来越采用低功耗设计技术，比如：门控时钟{1]、存储器分割、动态电压频率调节技术、时钟模式与多电压技术、电源关断技术[2]、多阈值电压技术[3]。这些设计方法从各个层面上可以实现芯片的低功耗设计，它是芯片低功耗物理设计不可缺少的一环。本文提出一种基于寄存器状态的低功耗时钟树综合优化设计方法，该方法在不降低芯片性能的条件下，通过降低控制信号的翻转速度，增大时钟树的空闲时间来降低芯片功耗，具有一定的实际意义。

1 时钟树模型设计

时钟树的功耗P包括：控制信号、时钟沿和工作电路。

其中：Pm为工作周期消耗的功耗，Pclk为时钟沿功耗，Pcol为控制信号功耗。……