贺军义，蒋 坚，李男男

(河南理工大学 计算机科学与技术学院，河南 焦作 454000)

基于FPGA的DDS信号发生器设计

贺军义，蒋 坚，李男男

(河南理工大学 计算机科学与技术学院，河南 焦作 454000)

在FPGA芯片实现的DDS信号发生器已有一定的应用范围，为获得较宽的频率输出范围，一般需要存储相当数量的波形离散值，占用大量的芯片逻辑资源；这篇文章研究在存储较少量的波形离散值的情况下，通过对系统时钟进行分频，减小输出频率最小值，同时提高在低频处的频率分辨率，通过设定频率控制字为存储离散值个数的约数，保证输出波形重构良好、频率失真度低，节约芯片资源；该设计方案可输出多种波形，其中方波占空比亦可调节，将幅度调节设计在模拟运放电路中，可对幅度进行连续调节；整体设计软件化、模块化，易于调整和扩展；经验证，本设计方案可行，达到预期效果，有一定的工程指导意义和实用价值。

DDS；FPGA；Verilog HDL；分频

0 引言

信号发生器作为一种常用的信号调试工具，在诸多领域均有应用，尤其是在电子、通信方面，精度高、频率范围广的信号发生器应用非常广泛。现在常用的信号发生器多采用直接数字频率合成(DDS)技术，很多芯片公司都开发了自己的专用DDS集成芯片[1]。可编程逻辑门阵列(FPGA)芯片的数字逻辑资源丰富、工作频率高、接口丰富，用其来实现的DDS信号发生器具有频率宽度较宽、频率分辨率高、控制方式多样、信号质量良好、成本可控的优点，其应用范围越来越广泛[2]。……