（中国电子科技集团公司第58研究所，江苏无锡214072）

大容量同步双端口SRAM的仿真方法

周云波，李晓容

（中国电子科技集团公司第58研究所，江苏无锡214072）

根据大容量同步双端口SRAM（静态随机存储器）功能多、时序严格、存储单元数目巨大的特点，提出了一套用于功能复杂的大容量SRAM仿真验证的激励生成和后仿真验证方法。该方法不仅克服了Hsim仿真激励文件编写耗时、不易修改的缺点，而且解决了大容量双端口SRAM后仿真速度缓慢、占用大量硬件资源的问题，在很大程度上缩短了设计周期，保证了投片成功。芯片采用中芯国际0.13 μm CMOS工艺流片，实测结果验证了该仿真方法是准确有效的。

双端口同步SRAM；激励文件；层次化；关键路径

1 引言

随着集成电路加工工艺越来越先进，与之密切相关的SRAM（静态随机存储器）也得到了迅速的发展。存储容量越来越大，工作频率越来越高，实现的功能越来越多，体系结构也越来越复杂，更新换代的速度更是越来越快[1]。为了保证生产流片的成功率、缩短上市时间，就需要对仿真验证的覆盖率和速度提出更高的要求。目前，在同步双端口SRAM设计中，验证工作已经占据总体工作量的50%以上，而且随着器件规模的增大和功能的增多，其验证的复杂度就越高，耗时也越长。在这种情况下，如何在保证验证覆盖率的前提下提高验证速度，就成为缩短研发周期的关键，也成为了设计开发的难点。目前，在同步双端口SRAM的仿真验证过程中，所面临的问题主要表现在以下两点。……