李 艳,张东晓,于 芳

(1.中国科学院微电子研究所,北京 100029; 2.北京飘石科技有限公司,北京 100080)



RTL综合中FPGA片上RAM工艺映射

李 艳1,张东晓2,于 芳1

(1.中国科学院微电子研究所,北京 100029; 2.北京飘石科技有限公司,北京 100080)

RAM(Random-Access-Memory,随机存储器)是FPGA(Field Programmable Gate Arrays)片上最重要的宏单元之一，RTL(Register-Transfer-Level)综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来的技术难题，提出了一种RAM工艺映射方法，即建立工艺无关的RAM统一模型，在模型基础上通过建模、模式匹配、造价计算、绑定四步实现.该方法应用于RTL综合，可以将多种RAM源描述有效地映射到最佳类型和数量的FPGA片上RAM资源.实验数据表明采用该方法实现的RAM工艺映射效果和主流FPGA综合工具——Synplify和XST相当，该模块已经集成在自主开发的RTL综合工具——Hqsyn中并实现商用.

现场可编程门阵列；寄存器传输级综合；片上随即存储器；工艺映射

1 引言

FPGA广泛地应用在各种电子系统中，几乎所有系统均涉及大数据量处理和存储，当前主流FPGA厂商如Altera、Xilinx、Lattice等公司的FPGA芯片都内嵌片上RAM资源，片上RAM已经成为大规模FPGA至关重要的结构[1].FPGA设计流程包括RTL综合、布局布线、码流产生，其中RTL综合作为设计流程中的第一步，对整个电路实现的性能起着至关重要的作用，特别在决定RAM资源的有效利用方面起关键作用.

至今，对于RAM存储器的综合研究,在学术界，研究主要分为三个分支：第一分支主要研究存储器的高级综合[2,3]，着眼于高级综合中的多层次存储器架构生成，主要面向ASIC(Application Specific Integrated Circuit)，探讨生成何种RAM描述，而没有涉及具体实现；……