基于ARM的B类AIS基带信号处理

2016-10-11马龙俊张小龙林长川

中国航海 2016年1期

关键词：基带时隙监听

马龙俊, 张小龙，林长川

(集美大学航海学院，福建厦门 361021)

基于ARM的B类AIS基带信号处理

马龙俊, 张小龙，林长川

(集美大学航海学院，福建厦门 361021)

采用CMX7042调制解调芯片，结合嵌入式微处理器(Advanced RISC Machines,ARM)技术，对B类船舶自动识别系统(Automatic Identification System,AIS)载波侦测时分多址(Carrier-Sense Time Division Multiple Access,CSTDMA)通信方式的基带信号接收和打包及数据传输进行软硬件设计。实际测试结果表明:所设计的软硬件的数据接收和传输符合设计要求，对B类AIS进行的开发和研究具有实际参考价值。

船舶工程;船舶自动识别系统；基带信号；嵌入式；CMX7042芯片

Abstract: An embedded class B Automatic Identification System(AIS) baseband signal processor with Carrier-Sense Time Division Multiple Access(CSTDMA) based on CMX7042 modem chip and Advanced RISC Machines(ARM) is designed for receiving/transmitting the message and packaging/unpacking the data. The hardware and software design and their implementation are described. The test results are presented, which proves that the design is good for its purpose.

Keywords: ship engineering; AIS; baseband signal; embedded; CMX7042 chip

为增强对目标船舶的识别能力、防止与他船发生碰撞，越来越多的船舶开始配备船舶自动识别系统(Automatic Identification System，AIS)。此外，海事管理部门通过船舶与岸台间AIS信息的交换，不仅能完成对所管辖水域内所有安装AIS船舶的监管，还能更好地提高其海上搜救能力。

内河航行的中小型船舶主要选用B类AIS设备，其有自组织时分多址(Self-Organizing Time Division Multiple Access，SOTDMA)和载波侦测时分多址(Carrier-Sense Time Division Multiple Access，CSTDMA)两种通信方式。虽然AIS在我国已较为普及，但技术还不成熟、稳定性不高,很多产品还是采用国外的技术。对此,开展AIS基带信号的相关研究，并针对实际应用需求对B类AIS的CSTDMA基带收发信机进行设计。[1]

目前大多数AIS都将单片机作为主控制器，存在处理速度慢、性能不稳定等缺点。而嵌入式微处理器(Advanced RISC Machines, ARM)具有性能高、成本低和易升级等优点,逐渐成为各类通信设备的主控制器，可为信息数据采集与传输技术的发展和应用提供更为优质的硬件条件。[2]因此，对基于ARM的B类AIS基带信号处理进行研究具有实际意义和应用价值。

1 B类AIS基带信号工作原理

B类AIS工作在甚高频(Very High Frequency, VHF)频段，在161.975 MHz和162.025 MHz频道上采用CSTDMA协议进行船舶间通信;系统采用开放系统互连(Open System Interconnection，OSI)模型，无线传输带宽为0.025 MHz;基带信号采用高斯滤波最小频移键控(Gaussian Filtered Minimum Shift Keying，GMSK)调制解调。[3]采用通信链路控制规程(High-level Data Link Control，HDLC)，数据编码为翻转不归零制(Non Return to Zero, Inverted，NRZI)方式，传输速率为9 600 Bite/s。[4]

1.1CSTDMA通信协议

CSTDMA协议是时分多址(Time Division Multiple Access，TDMA) 协议的一种，最关键的技术是载波监听技术和特殊的时隙接入算法。CSTDMA数据传输时序见图1。

图1 CSTDMA数据传输时序

AIS采用帧的概念，每帧1 min;将该帧划分为2 250个时隙，每个时隙26.67 ms。由图1可知,开始缓冲的时隙范围为T0～TB，其中:载波监听的时隙范围为T0～TA;功率爬坡的时隙范围为TA～TB。T0代表一个时隙时间分配开始;TA代表功率爬坡开始，时间为2.083 ms;TB代表发送训练序列开始，时间为2.396 ms;TC代表发送起始标志，时间为4.896 ms;TD代表报文数据发送开始，时间为5.729 ms;TE代表结束缓冲开始，时间为25.729 ms;TF代表功率滑坡开始，时间为26.042 ms;TG代表当前传输时隙结束，时间为26.67 ms。1.1.1载波监听载波监听解决B类AIS台站发射时隙与A类AIS台站或岸台发射时隙的冲突。根据IEC 62287协议的要求,在B类报文发射前要先进行载波监听，确定该时隙所在的信道是空闲的。T0开始后的833～1 979 μs中的1 146 μs为CSTDMA的载波监听窗的宽度。载波监听时序见图2。

图2 载波监听时序

1.1.2时隙接入算法

CSTDMA采用预定传输接入算法作为时隙接入协议。接入算法由接入参数(见表1)决定。

表1 CSTDMA时隙接入参数

(1)TRI由对地航速决定，即当对地航速VSOG>2 n mile/h时，TRI为30 s；当对地航速VSOG≤2 n mile/h时，TRI为3 min。若收到询问15号报文消息，则先对该消息进行应答；若没有收到15号报文消息，则可在报告间隔内传输18号报文消息及24A和24B船舶静态数据消息。

(2)TNTT为由TRI定义的用于传输的标称时隙周期,是在[0+0.5TTI，2 249-0.5TTI]内随机选择的时隙。

(3) 设定TNTT为中心，在其左右两侧各取0.5TTI，从而限定CP的取值范围。

(4) 在[TNTT-0.5TTI，TNTT+0.5TTI]内随机产生10个发送候选时隙。根据IEC 62287-1标准，CSTDMA仅允许发送与安全相关的文字消息，消息长度不能超过1个时隙，寻址报文最长96 Bite，广播报文最长128 Bite，不能自动回复。

在(0+0.5TTI)～(2 249-0.5TTI)时隙内随机产生一个TNTT，以TNTT为中心,左右各0.5TTI内随机产生10个候选时隙，将这些时隙按从小到大的顺序排列。每个时隙都要监听信道是否有信息接收，从第一个时隙开始进行载波监听，将测量值与载波监听门限值相比较，若超出门限值，则不发送。在下一个候选时隙重复前面的操作，直到发送成功。若10个候选时隙都无法发送，则该次发送停止。[5-6]

1.2使用的主要消息及消息码文的格式

1.2.1使用的主要消息

B类AIS使用的消息主要有:与安全相关的消息(14号报文)、动态消息(18号报文)、静态消息(24号报文)、其他船舶发来的消息(15号报文)及岸台发来的消息(20号和23号报文)。

1.2.2AIS的消息码文格式

AIS有明码和暗码2种消息码文格式,这里主要研究AIS暗码。暗码以“!”开头，需要对接收的字符进行变换，只有根据特定的格式定义才能解析出具体的信息内容。

2 系统硬件设计

控制处理器选用STM32芯片，AIS基带数据处理选用CMX7042芯片。系统硬件结构见图3。

图3 系统硬件结构

1) STM32是一款32位的ARM Cortex M3内核处理器。

2) CMX7042芯片是一款高度集成的AIS基带数据处理芯片，应用于保证船舶安全航行的自动识别设备中。其完全符合CSTDMA B类AIS收发机的性能要求，主要实现报文的基带收发处理功能。

2.1STM32与CMX7042连接

STM32与CMX7042通过C_BUS总线连接;C_BUS由CSN,RDATA,CDATA和SCLK等4条信号线组成,用来完成STM32对CMX7042数据的传输和读取。

CMX7042的IRQN引脚与STM32的PC4管脚相连;PC4配置为外部中断模式，为下降沿触发方式。设置CMX7042的中断标志寄存器CE和状态寄存器C6相应的位，当设置的位由0变为1时，IRQN引脚电平将由高到低变化，从而使STM32进入中断。在中断中进一步查询状态寄存器C6的数据位状态,进行相应的处理。

CMX7042的SLOTCLK引脚与STM32的PA6管脚相连;将STM32的PA6管脚复用设置为定时器PWM脉冲输出模式，使其产生占空比和频率分别为50%及37.5 Hz的脉冲(即周期为26.67 ms的脉冲)。

2.2STM32与PC连接

STM32与PC通过串口USART1连接。由于STM32输出的是TTL电平，因此输出信号要先经过MAX3232E芯片，将TTL电平转为RS232电平之后再在PC上显示。

3 系统软件设计

3.1STM32配置

STM32配置流程见图4,包括STM32的时钟配置及所使用的外部中断、串口、引脚和外设SPI等的相关配置。[7-8]

图4 STM32配置流程

3.2CMX7042配置

CMX7042配置流程见图5,包括功能函数FI加载、功率配置、系统时钟、接收增益及调制所需参数等的配置。[9-10]

图5 CMX7042配置流程

4 测试结果及其分析

4.1AIS空中电文接收和打包处理

该设计主要完成AIS信号的接收和打包处理，接收功能模块包含Rx1和Rx2两路接收通道，每路通道都含有双缓冲和解调器。启动接收任务后，当检测到一个有效数据时，接收通道从空闲状态转变为接收状态，CMX7042先进行GMSK信号解调，在数据流上执行HDLC，NRZI解码和Bite去填充，并计算CRC校验码。在数据接收完毕后，接收通道的状态从接收状态转变为空闲状态或错误状态，出现错误时终止当前的接收任务并舍弃消息，没有错误时解调器直接将接收到的数据写入到接收内部数据缓冲区中。此外，每个缓冲区都可容纳5个时隙的AIS消息。之后，STM32可通过C_BUS总线将解调出的数据读取出来并进行打包处理。

图6为通过AIS芯片CMX7042实际接收的一条报文。由串口收发器可知:此次接收数据的长度为0x1C(即28个字节)；接收数据的前3个字节(0x95，0x55，0x55)为AIS数据包中的24 Bite训练序列;之后的0x7E为开始标志;0x48～0x06为AIS的有效数据;0xB7和0xB1为所接收数据的校验码;最后的0x7E为AIS的结束标志。由前述B类AIS基带信号的分组格式可知,所接收数据符合系统的设计要求。