李鹏

摘 要：CPU的架构就好比一座房子的框架，它决定了使用该架构的处理器的整体性能。目前世界上有很多处理器，而处理器的架构却只有几种，可见架构作为中央处理器的基础，对于处理器的整体性能起到了决定性的作用。

关键词：CPU；处理器架构；各个架构的特点

中央处理器（CPU）是计算机中最重要的一个部分，其硬件主要由控制器、运算器、存储器、输入设备和输出设备五部分组成，而CPU的最重要基础便是CPU架构。對于CPU架构，简单来说就是CPU核心的设计方案，不同架构的处理器同主频下，性能差距可以达到2-5倍，可见架构对于CPU的重要性。

目前全球有四大处理器架构，分别为X86架构、ARM架构 、MIPS架构和POWER架构，其中X86架构属于复杂指令集，而ARM架构 、MIPS架构、POWER架构属于精简指令集。目前电脑上的CPU架构基本上都是基于X86架构设计的，而移动通讯领域很多使用的是ARM架构的处理器。ARM架构广泛地使用在许多嵌入式系统设计中，目前ARM架构占了所有32位嵌入式处理器75%的比例，使它成为全世界使用最多的的32位架构之一。MIPS架构广泛使用在网络设备、个人娱乐装置、电子产品以及商业装置等小型设备上，最早的MIPS架构是32位，最新的版本已经变成64位，而且我国的龙芯使用的便是MIPS架构。由于POWER架构构成的处理器具有结构简单和高效率的特点，因此POWER架构的处理器在各个领域被广泛使用。

ARM架构是一个32位精简指令集（RISC）处理器架构，它有一些RISC所共有的特性，例如①固定的32 bits 操作码长度，降低编码数量所产生的耗费，减轻解码和流水线化的负担。②它的指令大多均为一个CPU周期执行。③ARM架构是读取/储存架构。④它不支援地址不对齐内存存取。⑤大量的16 × 32-bit 寄存器阵列⑥其指令集属于正交指令集。

MIPS架构是一种采用精简指令集（RISC）的处理器架构，它的基本特点是：包含大量的寄存器、指令数和字符、可视的管道延时时隙，这些特性使MIPS架构能够提供最高的每平方毫米性能和当今SoC设计中最低的能耗。

MIPS32架构基于一种固定长度的定期编码指令集，并采用导入/存储数据模型。其算术和逻辑运算采用三个操作数的形式，允许编译器优化复杂的表达式。而且它还带有32个通用寄存器，让编译器能够通过保持对寄存器内数据的频繁存取进一步优化代码的生成性能。

POWER架构是1991年由Apple、IBM、Motorola组成的AIM联盟所发展出的微处理器架构。它是IBM开发的一种基于RISC指令系统的架构，相对于X86架构的处理器，采用POWER架构的处理器具有结构简单和高效率的特点。POWER4，POWER5，POWER6以及POWER7处理器和其他厂商生产的POWER PC处理器都是采用这个架构的。

1978年6月8日，Intel发布了新款16位微处理器8086，8086处理器采用了X86架构，这也是X86架构首次应用在CPU中，随后X86架构便广泛应用在Intel生产的各种CPU上。 X86指的是特定微处理器执行的一些计算机语言指令集，定义了芯片的基本使用规则。由于X86构架的处理器芯片在性能上比较强劲，善于执行复杂工作，X86架构比ARM架构系统在性能方面要快得多、强得多。因此，当Intel进军移动市场领域后，只推出的双核芯片就可以媲美ARM构架的四核芯片性能。

个人电脑上的CPU架构，其实都是基于X86架构设计的，近几年比较著名的X86架构有Intel的Netburst、Core、Nehalem，以及AMD的K8。下面详细介绍一下Core架构。

Core微架构全部采用65nm制造工艺，晶体管数量达到2.91 亿个，核心尺寸为143平方毫米，性能提升40%，能耗降低40%，主流产品的平均能耗为65瓦特，顶级的X6800也仅为75瓦特，前端总线提升至1066Mhz（Conroe），1333Mhz（Woodcrest），800Mhz（Merom）。该架构拥有双核心、64bit令集、4发射的超标量体系结构和乱序执行机制等技术，支持包括SSE4在内的Intel所有扩展指令集。为了提高两个核心的内部数据交换效率采取共享式二级缓存设计，2个核心共享4MB或2MB的 二级缓存，其内核采用高效的14级有效流水线设计，每个核心都内建32KB一级指令缓存与32KB一级数据缓存，而且2个核心的一级数据缓存之间 可以直接传输数据。

一、Core架构的特点：

1、超强的四组指令编译器。Core微架构采用了四组指令编译器，也就是四组解码单元，这四组解码单元由三组简单解码单元与一组复杂解码单元组成。

2、流水线明显缩短。我们都知道，流水线越长，频率提升潜力越大，但是一旦分支预测失败或者缓存不中的话，所耽误的延迟时间越长。因此对于Conroe来说，14级流水线的效率要比Prescott核心的31级要高很多，延时却要低得多。

3、更强大的内存I/O能力。Core微架构采用大容量的共享式二级缓存，这种设计不仅减少了缓存访问延迟，提高了缓存的利用率，而且还可以使单个核心享用完全的4MB缓存。二、Core架构相比于其他架构所具有的优势：

1、高级智能快速缓存

Core架构使用了双核共享二级缓存的方案，它可以避免缓存作频繁的同步更新，增强了双核的协作效率。

2、智能电源管理

由于core采用了智能型电源管理，使Core架构的产品有非常低的功耗表现，Core架构的智能电源管理具体来说有以下几个方面。

①分离式前端总线。Core架构引入分离式前端总线设计，当前端总线传输的数据并不多时，前端总线只会开启32位，另外32位暂时处于关闭状态，而当传输数据较多时，全部的传输线路又会被开启，这有效减少了前端总线的无谓能源消耗。

②更精确的运行温度控制。Core架构在CPU内的数个热点放置了数字热量传感器，通过专门的控制电路，CPU可以精确获知当前的发热量并迅速调整好运作模式。

③动态激活/关闭功能单元。有时候CPU内部的部分逻辑单元并没有处于激活的状态，如果可以在需要的时候才让它们运转，不需要的时候让它们暂时休眠一下，那么CPU就可以进一步减少无意义的能源消耗。Core架构的动态激活/关闭功能单元就可以达到上述的目的，因而由Core架构构成的CPU就可以降低很多的功耗。

3、超宽动态执行单元

①超宽的解码单元。在设计Core的架构时，Intel让解码器回归到传统的“简单-复杂”专用体系，Core架构的解码器数量被提升至4个，其中复杂解码器仍为1个，但简单解码器增至3个。

②强化的指令预取能力。Core架构的指令预取单元每次可以从一级缓存中获得6个X86指令，由此满足了指令解码器的需求。

③ 整数执行单元的优化。Core 微架构所拥有的3个64bit的整数执行单元并非完全相同。与解码单元部分类似，3个整数执行单元也分为1个复杂整数执行单元和2个简单整数执行单元。

④浮点执行单元的特殊设计。Core 微构架拥有2个浮点执行单元，位于端口0的浮点执行单元负责加减等简单的浮点运算，而端口1的浮点执行单元则负责乘除等浮点运算。

CPU的架构是整个CPU设计的核心和灵魂，其设计涉及到很多的知识，运行机制也很复杂。以上关于CPU架构的介绍，仅是作者对CPU架构的一点浅显的认识，不足之处，还请读者批评指正。