王 鹏，连帅彬，孙秋菊，钟莉娟

(1. 信阳师范学院 物理电子工程学院，河南 信阳 464000；2. 同济大学 通信软件及专用集成电路设计中心，上海 200092)

0 引言

数字频率计是电子测量最常用的仪器，目前其硬件实现方案有2种：基于微处理器的软件测量方案和基于现场可编程门阵列(FPGA)的硬件测量方案.前者主要采用处理器自带的定时器/计数器实现频率、周期测量[1,2]，开发难度较小，但由于处理器先天串行执行架构的特点，测量精度与实时性难以保证.此外还有部分微处理器方案采用FFT算法直接得到输入信号的频谱信息[2]，虽然结果更为精确，但FFT的运算量过大，一般只有专用DSP芯片才能胜任，同时还要使用高速A/D芯片完成模数转换，使整个系统的成本大大提高.与微处理器方案相比，另一种实现策略的核心是FPGA器件，FPGA包含大量的查找表和寄存器，且内部各模块之间可以并行工作，极大地增强了其处理能力.但FPGA存在代码量及开发难度较大，调试也更为困难等缺点.

随着现代测试需求的不断增加，频率计的功能也已不再单一，不少工程不仅要求能对mV级弱小信号进行可靠检测，还要支持方波占空比等功能，测量范围也越来越宽，某些精密测量领域更是对误差和输入幅度提出了十分苛刻的要求.本设计主要面向工业测试领域，输入信号幅度为10 mV～1 V, 频率范围达到1 Hz～100 MHz，且支持占空比和双通道信号时间间隔测量功能，测量相对误差的绝对值不大于10-4.由于指标要求很高，使……