刘永亮

(西安电子科技大学 电子工程学院，陕西 西安 710071)



多负载电源分配网络的去耦分析

刘永亮

(西安电子科技大学 电子工程学院，陕西 西安 710071)

摘要传统的利用单端口自阻抗指导电源分配网络设计方法(FDTI)，主要适用于一个电源/地平面只有一个负载芯片的情况，对现阶段多负载芯片的复杂电源分配网络已不再适用。文中通过全波仿真软件SI-wave提取每个负载芯片的多输入叠加阻抗，用以指导多负载芯片复杂电源分配网络的设计。利用矢量拟合算法拟合多输入叠加阻抗曲线的有理函数，将该有理函数导入相关电容器选择算法中得到每个芯片的去耦方案。实验结果表明，将选出的去耦电容添加到电源/地平面后，芯片电源端口处的噪声在容许的5%范围内。

关键词多负载电源分配网络；多输入叠加阻抗；矢量拟合

随着电路板高速高密度的发展趋势，电路板实现的功能越来越多，且电路板上的元器件数量越来越多，不可避免地出现多个芯片负载共用同一个电源/地平面的情况。各个芯片电源端口之间相互影响，电源端口之间感受到的阻抗以及电源噪声相互叠加。再加之芯片工艺向更小尺寸发展，芯片电压逐渐降低、电流密度逐渐增大以及功耗的增加，使得电源噪声容限进一步降低[1]。这些因素造成当今高速电源分配网络分析与设计变得越来越具有挑战性。为能给共用同一电源/地平面的高速数字芯片提供稳定的电压，必须设计出针对多芯片负载的高性能去耦网络。

1多端口电源/地平面仿真分析

对于未加去耦电容器的电源/地平面，从某一端口流出任何频率的电流总是会扩散到整个电源/地平面，然后从另一端口流入。这就意味着，当多个芯片共用同一个平面/地平面时，电源/地平面会始终表现为全局特性，各个元器件相互影响，芯片电源端口感受到的频域阻抗曲线会相互叠加[2]。多输入叠加阻抗定义为：同一平面的其他芯片同时工作时，从某一芯片电源管脚向VRM看过去的阻抗。而传统单端口自阻抗定义为：假定其他芯片未工作，从某一芯片电源管脚向VRM看过去的阻抗。明显多输入叠加阻抗包含其他芯片的相互影响，更适合描述当代高速电源分配网络的特性。

下面通过仿真更清楚地说明多输入叠加阻抗与单端口自阻抗表示电源分配网络的不同。如图1所示的电源/地平面长宽分别为60mm和40mm，介质厚度为0.2mm，介电常数为4.4，损耗角正切为0.02，平面导体厚度是0.035mm。位于同一平面的10个芯片分别用端口P1-P10来表示。端口所使用的激励电流分别设为1～10A。

图1　未去耦的平面

端口P1的自阻抗和多输入叠加阻抗的仿真曲线如图2所示，在1MHz～1GHz较宽的频率范围内，多输入叠加阻抗明显高于单端口自阻抗。由前面的分析可知，出现这种情况的原因是：在未去耦的电源/地平面各个芯片之间感受的阻抗相互叠加，多输入叠加阻抗能准确捕获其他芯片造成的影响，而单端口自阻抗只考虑自身激励电流的产生的阻抗[3]。

图2　电源分配网络多输入叠加阻抗

2去耦电容仿真分析

实际电路板中，所有电源/地平面都需要加电容器进行去耦的。在VRM对开关电流做出反应之前，这些去耦电容器为芯片端口提供低阻抗的电流回路[4]。对于SMT电容器为芯片电源端口提供的电流表现为局部性[5]，即这类电容只为附近的电源端口提供电流，由于这类电容的存在，使得电源分配网络在几十兆赫兹以上的频率就表现为本地特性。

在图1所示的平面加入去耦电容后，仿真端口P1处的阻抗曲线如图3所示，在几十兆赫兹频率以下，两种阻抗差别较大，当频率增大以后，这两类阻抗曲线逐渐重合在一起，因SMT电容器为其附近的芯片电源端口提供高频电流，芯片之间几乎没有相互影响，这时电源分配网络表现出本地特性[3]。

通过以上分析，单个端口的自阻抗只可表示电源分配网络的本地特性，无法同时表示电源分配网络的全局特性和本地特性，但多输入叠加阻抗可同时表示PDN的这两种特性，以多输入叠加阻抗指导电源分配网络的设计比较合理。

图3　去耦后的多输入阻抗波形

3矢量拟合算法

矢量拟合算法主要作用是将多输入叠加阻抗曲线拟合为有理函数表达式，从而为后续电容器选择算法做准备。为能方便的进行SPICE电路综合，通过矢量拟合的有理函数通常写成如下式所示的高阶传递函数[6]

(1)

其中，d与e是直接耦合项；cm和am分别表示第m个理函数项的留数和极点；N为传递函数的阶数。矢量拟合的具体过程如下所示[7]：

(1)确定初始极点。本文拟合的对象是PDN的多输入阻抗曲线，因其存在多阻抗谐振点情况，故选择共轭复数对作为初始极点，拟合效果更佳[8]。初始的共轭复数极点如下

an=-a+jβ,an+1=-a-jβ

(2)

通常，将a=b/100。

(2)确定极点。首先一个线性N阶有理函数σ(s)来解决式(3)求解的非线性问题

(3)

将H(s)和σ(s)相乘可得

(4)

从式(4)中可看出，σ(s)和σ(s)H(s)极点相同，则可将上式等效为

(5)

这样便可将式(1)非线性解的问题转化为求方程式(5)的线性解，求解的复杂性大幅降低。式(5)可简单写成

Ax=b

(6)

其中，A的行向量与采样的频率有关，x中包含要求的未知参数，b中包含H(s)的采样值。

将式(5)展开，且带入s=jw

(7)

已知阶数N和初始极点，利用最小二乘法求解式(7)便可得到未知参数值。将式(5)转换为零-极点形式

(8)

由此便可得出H(s)

(9)

对比方程(5)和方程(9)，σ(s)的零点用来代替H(s)的极点。这个迭代过程一直持续到极点收敛为常数为止;

(3)确定留数。经过若干次迭代之后，极点通常会收敛到一个固定常数，将得到的最终极点作为初始极点重新代入式(7)中，利用最小二乘法求解出公式中的留数。

如图5所示为原始阻抗曲线与拟合出的有理函数的对比结果，矢量拟合出的多输入阻抗曲线无论是幅值还是相位都与通过软件仿真的曲线匹配完好，这也说明了可用拟合出的高阶有理函数来代替仿真阻抗数据进行后续分析

4实验结果分析

使用多输入阻抗设计复杂电源分配网络的原理同传统的目标阻抗法相同[8]。多输入阻抗曲线通过仿真软件HFSS提取，为简单说明，本次仿真使用两个芯片，分别用P1和P2表示，端口P1和P2平均激励电流分别设为2 A和1 A。假设所使用的电源电压为Vdd=3.3 V，电源轨道允许的波动为Vdd×5%，利用式(10)[9]计算出代表的芯片目标阻抗分别为0.083 Ω和0.16 Ω。假设以代表芯片的P1端口为目标进行优先设计

(10)

其中，Iaver为芯片流出的平均电流。

图4　端口处仿真阻抗曲线与拟合阻抗曲线对比

利用矢量拟合得到P1端口处的多输入阻抗曲线的有理函数并导入到式(11)中[7]，计算PDN阻抗

(11)

其中，Ymulti_imp表示拟合得到的目标端口处多输入阻抗的导纳。利用合适的电容器选择算法，选出针对P1端口的去耦方案，如表1所示。

表1　端口P1的电容器选择结果

将选出的电容器添加到实验板后， 然后利用相同的方法得到P2端口的去耦方案，如表2所示。加入去耦电容前后，端口P1和端口P2处的阻抗曲线如图5所示，由图可知，两端口处的阻抗曲线在目标阻抗曲线以下。

表2　端口P2电容器选择结果

图5　去耦前后两端口处的阻抗曲线

频域分析能较好地解决PDN的频率响应问题。但频域分析法本身是一种稳态分析的过程，而PDN对同时开关电流的响应是短时瞬态的过程[10]。因此，通过频域分析法设计的PDN网络必须在时域中加各种时域电流进行仿真验证后，才能确保PDN网络设计的正确性与有效性。

ADS的时域仿真结果如图6所示，图中上下两条直线为电源波动允许最值，端口P1的谷值为3.261 V，峰值为3.458 V，端口P2的谷值为3.221 V，峰值为3.445 V。端口P1和端口P2的噪声波动均在允许的范围内，再次证明了本次设计的正确性。

图6　各端口的时域仿真结果

5结束语

主要讨论了高速PDN的分析与设计。由PDN的全局特性和本地特性引出了一个全新的PDN设计参考阻抗即多输入阻抗，该阻抗能正确表示PDN表现出的这两种特性，能准确捕获同一平面中各个芯片电源端口之间的影响，利用多输入阻抗设计PDN比利用自阻抗更准确。本文提出的多芯片PDN的设计方法，利用仿真软件提取端口处的多输入阻抗曲线，通过矢量拟合得到端口多输入阻抗的有理函数，并将这一有理函数导入电容器选择算法中计算出该端口的去耦方案，加入这些去耦电容后，再次提取其他端口的多输入阻抗曲线，再进行去耦电容选择，直到所有端口的阻抗都在目标阻抗以下。最后通过ADS在时域中仿真验证本设计方法的正确性。

参考文献

[1]SwaminathanM,JounghoK,NovakI,etal.Powerdistributionnetworksforsystem-on-package:Statusandchallenges[J].IEEETransactionsonAdvantagePackag, 2004,27(2)：286-300.

[2]ZhangMushui,LiYushan.Analyzeanddesignhigh-speedpowerdeliverynetworksusingnewmultiinputimpedancesinprintedcircuitboards[J].IEEETransactionsonMicrowaveTheoryandTechniques, 2009,57(7):1818-1831.

[3]张木水,李玉山.信号完整性分析与设计[M].北京:电子工业出版社,2010.

[4]ArchambeaultB,ConnorS.Theeffectofdecouplingcapacitordistanceonprintedcircuitboardsusingbothfrequencyandtimedo-mainanalysis[J].IEEEInternational.ElectromagnaticCompatSympal,2005(6): 650-654.

[5]LinM,NuebelJ,DrewniakJL,etal.Comparingtime-domainandfrequencydomaintechniquesforinvestigationonchargedeliveryandpower-busnoiseforhigh-speedprintedcircuitboards[J].DesignCon,2007(8):591-596.

[6]孔繁,盛卫星,韩玉兵,等.基于矢量拟合的过孔等效电路提取方法[J].电波科学学报,2013,28(5):869-876.

[7]刘婷婷.电源分配网络分析及电容器精确建模[D].西安:西安电子科技大学,2011.

[8]BjemGustavsen,AdamSemlyen.Simulationoftransmissionlinetransientsusingvectorfittingandmodaldecomposition[J].IEEETransactionsonPowerDelivery, 1998, 13(2):605-614.

[9]SmithL,AndersonRE,ForehandDW,etal.PowerdistributionsystemdesignmethodologyandcapacitorselectionformodernCMOStechnology[J].IEEETransactionsonAdvantagePackage, 1999, 22(3): 284-291.

[10]丁同浩.高速数字电路电源分配网络设计与噪声抑制分析[D].西安:西安电子科技大学,2012.

Decoupling Analysis of Multi-load Power Distribution Networks

LIUYongliang

(SchoolofElectronicEngineering,XidianUniversity,Xi’an710071,China)

AbstractThe traditional design method of power distribution network by using frequency domain target impedance is mainly used for the circumstance that one plane own one chip. But it no longer applies to the today’s complex power distribution networks in which multiple chips share one power plane. This paper utilizes the multiple superimposed impedances extracted from full-wave simulation software SI-wave to guide the design of complex PDN. The rational function of multiple superimposed impedance of every chip is obtained by the fitting algorithm, and then imported into the decoupling capacitor select algorithm to get the decoupling scheme of each chip. The result of experiment shows that the power noise of IC is within the allowable 5% range after adding the decoupling capacitor to the power/ground plane.

Keywordsmulti-load power distributed networks; multi-input superimposed impedance; vector fitting

收稿日期:2015- 11- 11

作者简介:刘永亮(1990-),男,硕士研究生。研究方向：信号完整性等。

doi:10.16180/j.cnki.issn1007-7820.2016.07.036

中图分类号TN711

文献标识码A

文章编号1007-7820(2016)07-0124-05