陈明敏　易清明　石　敏

(暨南大学信息科学技术学院　广东 广州 510632)



高速8位微处理器设计

陈明敏易清明石敏

(暨南大学信息科学技术学院广东 广州 510632)

摘要针对当前MCS51指令集的微处理器指令执行效率低问题，设计一款高速微处理器。其特点是：首先，采用快速乘除器和基4快速除法器，其计算速度是传统乘法器和除法器计算速度的48倍；其次，采用32位指令总线，能一次从ROM读取4个字节，覆盖所有指令长度，减少取指周期数；此外，使用五级流水线，能在单周期完成大多数指令；在Altera EP3C16 FPGA芯片上进行物理验证，根据Dhrystone 2.1性能测试，在相同的时钟频率下其综合性能是传统MCS51微处理器的12倍。实验结果表明，通过上面3种改进方法，微处理器指令执行效率得到极大提高。

关键词微处理器快速除法器快速乘法器流水线

0引言

FPGA中嵌入式CPU有硬核和软核，目前嵌入硬核有高性能cortexA9双核。嵌入式软核有Altera公司的NIOS，Xilinx公司的Micro Blaze，以及改进后的MCS51 IP核。前两个都是免费的IP核，可灵活配置，但是需要用各自的编译器，且编译时间漫长，不便于修改，应用非常少。嵌入式硬核只有高端器件上面才有，不适用于大多数要求，且价格昂贵。随着SOC(System On Chip)技术发展，基于IP核的SOC设计有利于增加新功能和缩短上市时间的特点，越来越得到广泛地应用。在单片机家族中MCS51是一种经典的单片机，历经30多年至今应用依然很广。由于其占用逻辑资源少，在FPGA应用越来越广。传统的MCS51引入了机器周期，每个机器周期需要12个时钟，每条指令需要不同的机器周期来完成。……